阵列基板及显示面板制造技术

本发明专利技术实施例公开了一种阵列基板及显示面板。其中，该阵列基板包括：多个第一移位寄存器、多条第一驱动信号线、多个第一开关单元、至少一个第二开关单元、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，其中，第4k+1个第一移位寄存器的第一时钟信号输入端与第一时钟信号线电连接；第4k+1个第一移位寄存器的第二时钟信号输入端与第二时钟信号线电连接；第4k+3个第一移位寄存器的第一时钟信号输入端与第三时钟信号线电连接；第4k+3个第一移位寄存器的第二时钟信号输入端与第四时钟信号线电连接。本发明专利技术实施例提供的技术方案可以实现高分辨率模式和高刷新率模式的切换。的切换。的切换。

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本专利技术涉及显示
，尤其涉及一种阵列基板及显示面板。

技术介绍

[0002]显示器在现代生活中有着越来越多的使用，如手机显示屏，笔记本电脑显示屏，MP3(Moving Picture Experts Group Audio Layer-3)显示屏，电视机显示屏，增强现实或虚拟现实头戴式设备等。
[0003]显示器的分辨率越高，静态图像越清晰。显示器的刷新频率越高，动态图像切换延迟越短，对于部分特定场景如游戏有明显助益。如何在高画质和高刷新率之间进行切换，可以满足用户对于不同场景的使用需求至关重要。

技术实现思路

[0004]本专利技术实施例提供一种阵列基板及显示面板，以实现高分辨率模式和高刷新率模式的切换。
[0005]第一方面，本专利技术实施例提供了一种阵列基板，包括：
[0006]多个第一移位寄存器，任一第一移位寄存器包括第一时钟信号输入端、第二时钟信号输入端、启动信号端和触发信号端，
[0007]多条第一驱动信号线，第一驱动信号线与第一移位寄存器一一对应电连接；
[0008]多个第一开关单元，第i个第一移位寄存器的启动信号端通过一第一开关单元与第i+1个第一移位寄存器的触发信号端电连接，其中，i为整数，1≤i<N，N为第一移位寄存器的个数，N≥3；
[0009]至少一个第二开关单元，第j个第一移位寄存器的启动信号端通过一第二开关单元与第j+2个第一移位寄存器的触发信号端电连接，其中，j为奇数，1≤j≤N-2；
[0010]第一时钟信号线，第4k+1个第一移位寄存器的第一时钟信号输入端与第一时钟信号线电连接；其中，k为整数，0≤k≤N/4-1；
[0011]第二时钟信号线，第4k+1个第一移位寄存器的第二时钟信号输入端与第二时钟信号线电连接；
[0012]第三时钟信号线，第4k+3个第一移位寄存器的第一时钟信号输入端与第三时钟信号线电连接；
[0013]第四时钟信号线，第4k+3个第一移位寄存器的第二时钟信号输入端与第四时钟信号线电连接；第4k+2个第一移位寄存器的第一时钟信号输入端与第二时钟信号线或第四时钟信号线电连接；第4k+2个第一移位寄存器的第二时钟信号输入端与第一时钟信号线或第三时钟信号线电连接。
[0014]第二方面，本专利技术实施例还提供了一种阵列基板，包括：
[0015]多个第一移位寄存器，任一第一移位寄存器包括第一时钟信号输入端、第二时钟信号输入端、启动信号端和触发信号端，
[0016]多条第一驱动信号线，第一驱动信号线与第一移位寄存器一一对应电连接；
[0017]多个第一开关单元，第i个第一移位寄存器的启动信号端通过一第一开关单元与第i+1个第一移位寄存器的触发信号端电连接，其中，i为整数，1≤i<N，N为第一移位寄存器的个数，N≥3；
[0018]至少一个第二开关单元，第j个第一移位寄存器的启动信号端通过一第二开关单元与第j+2个第一移位寄存器的触发信号端电连接，其中，j为奇数，1≤j≤N-2；
[0019]第一时钟信号线，第4k+1个第一移位寄存器的第一时钟信号输入端与第一时钟信号线电连接；其中，k为整数，0≤k≤N/4-1；
[0020]第二时钟信号线，第4k+1个第一移位寄存器的第二时钟信号输入端与第二时钟信号线电连接；
[0021]第三时钟信号线，第4k+3个第一移位寄存器的第一时钟信号输入端与第三时钟信号线电连接；
[0022]第四时钟信号线，第4k+3个第一移位寄存器的第二时钟信号输入端与第四时钟信号线电连接；
[0023]第五时钟信号线，第4k+2个第一移位寄存器的第一时钟信号输入端与第五时钟信号线电连接；
[0024]第六时钟信号线，第4k+2个第一移位寄存器的第二时钟信号输入端与第六时钟信号线电连接。
[0025]第三方面，本专利技术实施例还提供了一种显示面板，包括本专利技术任意实施例提供的阵列基板。
[0026]本专利技术实施例的技术方案中，第i个第一移位寄存器的启动信号端通过一第一开关单元与第i+1个第一移位寄存器的触发信号端电连接，其中，i为整数，1≤i<N，N为第一移位寄存器的个数，第j个第一移位寄存器的启动信号端通过一第二开关单元与第j+2个第一移位寄存器的触发信号端电连接，其中，j为奇数，1≤j≤N-2，第4k+1个第一移位寄存器的第一时钟信号输入端与第一时钟信号线电连接；其中，k为整数，0≤k≤N/4-1，第4k+1个第一移位寄存器的第二时钟信号输入端与第二时钟信号线电连接；第4k+3个第一移位寄存器的第一时钟信号输入端与第三时钟信号线电连接；第4k+3个第一移位寄存器的第二时钟信号输入端与第四时钟信号线电连接；第4k+2个第一移位寄存器的第一时钟信号输入端与第二时钟信号线或第四时钟信号线电连接；第4k+2个第一移位寄存器的第二时钟信号输入端与第一时钟信号线或第三时钟信号线电连接，以实现高分辨率模式和高刷新率模式的切换。
附图说明
[0027]图1为本专利技术实施例提供的一种阵列基板的结构示意图；
[0028]图2为本专利技术实施例提供的一种在显示面板工作在逐行扫描模式时阵列基板的各开关单元的开关状态示意图；
[0029]图3为本专利技术实施例提供的一种在显示面板工作在逐行扫描模式时各信号的时序图；
[0030]图4为本专利技术实施例提供的一种在显示面板工作在隔行扫描模式时阵列基板的各
开关单元的开关状态示意图；
[0031]图5为本专利技术实施例提供的一种在显示面板工作在隔行扫描模式时各信号的时序图；
[0032]图6为本专利技术实施例提供的一种第一移位寄存器输出驱动信号过程中各端信号的波形图；
[0033]图7为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0034]图8为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0035]图9为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0036]图10为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0037]图11为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0038]图12为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0039]图13为本专利技术实施例提供的又一种在显示面板工作在逐行扫描模式时各信号的时序图；
[0040]图14为本专利技术实施例提供的又一种在显示面板工作在隔行扫描模式时各信号的时序图；
[0041]图15为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0042]图16为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0043]图17为本专利技术实施例提供的一种第一移位寄存器的结构示意图；
[0044]图18为本专利技术实施例提供的又一种阵列基板的结构示意图；
[0045]图19为本专利技术实施例提供的又一种在显示面板工作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：多个第一移位寄存器，任一所述第一移位寄存器包括第一时钟信号输入端、第二时钟信号输入端、启动信号端和触发信号端，多条第一驱动信号线，所述第一驱动信号线与所述第一移位寄存器一一对应电连接；多个第一开关单元，第i个第一移位寄存器的启动信号端通过一所述第一开关单元与第i+1个第一移位寄存器的触发信号端电连接，其中，i为整数，1≤i<N，N为所述第一移位寄存器的个数，N≥3；至少一个第二开关单元，第j个第一移位寄存器的启动信号端通过一所述第二开关单元与第j+2个第一移位寄存器的触发信号端电连接，其中，j为奇数，1≤j≤N-2；第一时钟信号线，第4k+1个第一移位寄存器的第一时钟信号输入端与所述第一时钟信号线电连接；其中，k为整数，0≤k≤N/4-1；第二时钟信号线，第4k+1个第一移位寄存器的第二时钟信号输入端与所述第二时钟信号线电连接；第三时钟信号线，第4k+3个第一移位寄存器的第一时钟信号输入端与所述第三时钟信号线电连接；第四时钟信号线，第4k+3个第一移位寄存器的第二时钟信号输入端与所述第四时钟信号线电连接；第4k+2个第一移位寄存器的第一时钟信号输入端与所述第二时钟信号线或所述第四时钟信号线电连接；第4k+2个第一移位寄存器的第二时钟信号输入端与所述第一时钟信号线或所述第三时钟信号线电连接。2.根据权利要求1所述的阵列基板，其特征在于，N≥4，其中，第4k+4个第一移位寄存器的第一时钟信号输入端与所述第二时钟信号线或所述第四时钟信号线电连接；第4k+4个第一移位寄存器的第二时钟信号输入端与所述第一时钟信号线或所述第三时钟信号线电连接。3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：启动信号线，与第1个第一移位寄存器的启动信号端电连接。4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：第一控制信号线，所述第一开关单元包括第一端、第二端和控制端，第i个第一移位寄存器的启动信号端与一所述第一开关单元的第一端电连接；所述第一开关单元的第二端与第i+1个第一移位寄存器的触发信号端电连接；所述第一开关单元的控制端与所述第一控制信号线电连接；所述第二开关单元包括第一端、第二端和控制端，第j个第一移位寄存器的启动信号端与一所述第二开关单元的第一端电连接；所述第二开关单元的第二端与第j+2个第一移位寄存器的触发信号端电连接；所述第二开关单元的控制端与所述第一控制信号线电连接。5.根据权利要求4所述的阵列基板，其特征在于，所述第一开关单元包括第一薄膜晶体管，所述第一薄膜晶体管的第一极与所述第一开关单元的第一端电连接，所述第一薄膜晶体管的第二极与所述第一开关单元的第二端电连接，所述第一薄膜晶体管的栅极与所述第一开关单元的控制端电连接；所述第二开关单元包括第二薄膜晶体管，所述第二薄膜晶体管的第一极与所述第二开关单元的第一端电连接，所述第二薄膜晶体管的第二极与所述第二开关单元的第二端电连
接，所述第二薄膜晶体管的栅极与所述第二开关单元的控制端电连接；所述第一薄膜晶体管为N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管；或者，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管。6.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：多个第三开关单元，第4k+2个第一移位寄存器的第一时钟信号输入端经一所述第三开关单元与所述第二时钟信号线或所述第四时钟信号线电连接；多个第四开关单元，第4k+2个第一移位寄存器的第二时钟信号输入端经一所述第四开关单元与所述第一时钟信号线或所述第三时钟信号线电连接；多个第五开关单元，第4k+4个第一移位寄存器的第一时钟信号输入端经一所述第五开关单元与所述第二时钟信号线或所述第四时钟信号线电连接；多个第六开关单元，第4k+4个第一移位寄存器的第二时钟信号输入端经一所述第六开关单元与所述第一时钟信号线或所述第三时钟信号线电连接。7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：第二控制信号线，所述第三开关单元包括第一端、第二端和控制端，第4k+2个第一移位寄存器的第一时钟信号输入端与一所述第三开关单元的第一端电连接；所述第三开关单元的第二端与所述第二时钟信号线或所述第四时钟信号线电连接；所述第三开关单元的控制端与所述第二控制信号线电连接；所述第四开关单元包括第一端、第二端和控制端，第4k+2个第一移位寄存器的第二时钟信号输入端与一所述第四开关单元的第一端电连接；所述第四开关单元的第二端与所述第一时钟信号线或所述第三时钟信号线电连接；所述第四开关单元的控制端与所述第二控制信号线电连接；所述第五开关单元包括第一端、第二端和控制端，第4k+4个第一移位寄存器的第一时钟信号输入端与一所述第五开关单元的第一端电连接；所述第五开关单元的第二端与所述第二时钟信号线或所述第四时钟信号线电连接；所述第五开关单元的控制端与所述第二控制信号线电连接；所述第六开关单元包括第一端、第二端和控制端，第4k+4个第一移位寄存器的第二时钟信号输入端与一所述第六开关单元的第一端电连接；所述第六开关单元的第二端与所述第一时钟信号线或所述第三时钟信号线电连接；所述第六开关单元的控制端与所述第二控制信号线电连接。8.根据权利要求7所述的阵列基板，其特征在于，所述第三开关单元包括第三薄膜晶体管，所述第三薄膜晶体管的第一极与所述第三开关单元的第一端电连接，所述第三薄膜晶体管的第二极与所述第三开关单元的第二端电连接，所述第三薄膜晶体管的栅极与所述第三开关单元的控制端电连接；所述第四开关单元包括第四薄膜晶体管，所述第四薄膜晶体管的第一极与所述第四开关单元的第一端电连接，所述第四薄膜晶体管的第二极与所述第四开关单元的第二端电连接，所述第四薄膜晶体管的栅极与所述第四开关单元的控制端电连接；所述第五开关单元包括第五薄膜晶体管，所述第五薄膜晶体管的第一极与所述第五开关单元的第一端电连接，所述第五薄膜晶体管的第二极与所述第五开关单元的第二端电连
接，所述第五薄膜晶体管的栅极与所述第五开关单元的控制端电连接；所述第六开关单元包括第六薄膜晶体管，所述第六薄膜晶体管的第一极与所述第六开关单元的第一端电连接，所述第六薄膜晶体管的第二极与所述第六开关单元的第二端电连接，所述第六薄膜晶体管的栅极与所述第六开关单元的控制端电连接；其中，所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管为N型薄膜晶体管；或者，所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述第六薄膜晶体管为P型薄膜晶体管。9.根据权利要求2所述的阵列基板，其特征在于，所述第一移位寄存器还包括第一电位信号输入端和第二电位信号输入端；所述阵列基板还包括：第一电位信号线，第4k+1个第一移位寄存器的第一电位信号输入端，以及第4k+3个第一移位寄存器的第一电位信号输入端，均与所述第一电位信号线电连接；第二电位信号线，第4k+1个第一移位寄存器的第二电位信号输入端，以及第4k+3个第一移位寄存器的第二电位信号输入端，均与所述第二电位信号线电连接；多个第七开关单元，第4k+2个第一移位寄存器的第一电位信号输入端经一所述第七开关单元与所述第一电位信号线电连接；多个第八开关单元，第4k+2个第一移位寄存器的第二电位信号输入端经一所述第八开关单元与所述第二电位信号线电连接；多个第九开关单元，第4k+4个第一移位寄存器的第一电位信号输入端经一所述第九开关单元与所述第一电位信号线电连接；多个第十开关单元，第4k+4个第一移位寄存器的第二电位信号输入端经一所述第十开关单元与所述第二电位信号线电连接。10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：第三控制信号线，所述第七开关单元包括第一端、第二端和控制端，第4k+2个第一移位寄存器的第一电位信号输入端与一所述第七开关单元的第一端电连接；所述第七开关单元的第二端与所述第一电位信号线电连接；所述第七开关单元的控制端与所述第三控制信号线电连接；所述第八开关单元包括第一端、第二端和控制端，第4k+2个第一移位寄存器的第二电位信号输入端与一所述第八开关单元的第一端电连接；所述第八开关单元的第二端与所述第二电位信号线电连接；所述第八开关单元的控制端与所述第三控制信号线电连接；所述第九开关单元包括第一端、第二端和控制端，第4k+4个第一移位寄存器的第一电位信号输入端与一所述第九开关单元的第一端电连接；所述第九开关单元的第二端与所述第一电位信号线电连接；所述第九开关单元的控制端与所述第三控制信号线电连接；所述第十开关单元包括第一端、第二端和控制端，第4k+4个第一移位寄存器的第二电位信号输入端与一所述第十开关单元的第一端电连接；所述第十开关单元的第二端与所述第二电位信号线电连接；所述第十开关单元的控制端与所述第三控制信号线电连接。11.根据权利要求10所述的阵列基板，其特征在于，所述第七开关单元包括第七薄膜晶体管，所述第七薄膜晶体管的第一极与所述第七开关单元的第一端电连接，所述第七薄膜
晶体管的第二极与所述第七开关单元的第二端电连接，所述第七薄膜晶体管的栅极与所述第七开关单元的控制端电连接；所述第八开关单元包括第八薄膜晶体管，所述第八薄膜晶体管的第一极与所述第八开关单元的第一端电连接，所述第八薄膜晶体管的第二极与所述第八开关单元的第二端电连接，所述第八薄膜晶体管的栅极与所述第八开关单元的控制端电连接；所述第九开关单元包括第九薄膜晶体管，所述第九薄膜晶体管的第一极与所述第九开关单元的第一端电连接，所述第九薄膜晶体管的第二极与所述第九开关单元的第二端电连接，所述第九薄膜晶体管的栅极与所述第九开关单元的控制端电连接；所述第十开关单元包括第十薄膜晶体管，所述第十薄膜晶体管的第一极与所述第十开关单元的第一端电连接，所述第十薄膜晶体管的第二极与所述第十开关单元的第二端电连接，所述第十薄膜晶体管的栅极与所述第十开关单元的控制端电连接；所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管和所述第十薄膜晶体管为N型薄膜晶体管；或者，所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管和所述第十薄膜晶体管为P型薄膜晶体管。12.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：第十一开关单元，所述第一时钟信号线经所述第十一开关单元与所述第三时钟信号线电连接；第十二开关单元，所述第一时钟信号线经所述第十二开关单元与所述第四时钟信号线电连接；第十三开关单元，所述第二时钟信号线经所述第十三开关单元与所述第三时钟信号线电连接；第十四开关单元，所述第二时钟信号线经所述第十四开关单元与所述第四时钟信号线电连接。13.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板还包括：第四控制信号线；所述第十一开关单元包括第一端、第二端和控制端，所述第一时钟信号线与所述第十一开关单元的第一端电连接，所述第十一开关单元的第二端与所述第三时钟信号线电连接；所述第十一开关单元的控制端与所述第四控制信号线电连接；所述第十二开关单元包括第一端、第二端和控制端，所述第一时钟信号线与所述第十二开关单元的第一端电连接；所述第十二开关单元的第二端与所述第四时钟信号线电连接；所述第十二开关单元的控制端与所述第四控制信号线电连接；所述第十三开关单元包括第一端、第二端和控制端，所述第二时钟信号线与所述第十三开关单元的第一端电连接；所述第十三开关单元的第二端与所述第三时钟信号线电连接；所述第十三开关单元的控制端与所述第四控制信号线电连接；所述第十四开关单元包括第一端、第二端和控制端，所述第二时钟信号线与所述第十四开关单元的第一端电连接；所述第十四开关单元的第二端与所述第四时钟信号线电连接；所述第十四开关单元的控制端与所述第四控制信号线电连接。14.根据权利要求13所述的阵列基板，其特征在于，所述第十一开关单元包括第十一薄
膜晶体管，所述第十一薄膜晶体管的第一极与所述第十一开关单元的第一端电连接，所述第十一薄膜晶体管的第二极与所述第十一开关单元的第二端电连接，所述第十一薄膜晶体管...

【专利技术属性】
技术研发人员：王琦，
申请(专利权)人：上海和辉光电股份有限公司，
类型：发明
国别省市：