时钟可控的LED双线数据传输显示方法及实现电路技术

本发明专利技术公开了时钟可控的LED双线数据传输显示方法及实现电路，使用两根传输线实现LED显示数据的传输通信，时钟传输线上传输可调控的时钟信号，只在数据有效传输时开启时钟信号，数据传输线上传输单比特串行控制信号和数据信号，该数据传输方法的实现电路包括信号发生电路和信号接收电路，信号发生电路包括时钟开关模块、控制信号发生模块、数据信号串并转换模块、选择器，信号接受电路包括时钟计数器模块、控制状态机模块、数据信号串并转换模块、数据转发模块；本发明专利技术避免了控制线和数据线之间的电子干扰，减少了布线复杂度和故障排查难度，通过时钟计数来分隔控制信号与数据信号，不需要多余的数据头标识，时序更紧凑，传输效率更高。率更高。率更高。

【技术实现步骤摘要】
时钟可控的LED双线数据传输显示方法及实现电路


[0001]本专利技术涉及一种时钟可控的LED双线数据传输显示方法，用于实现LED显示数据传输。本专利技术还涉及上述时钟可控的LED双线数据传输显示方法的实现电路。

技术介绍

[0002]LED显示屏是LED的一个重要应用，也是现代社会重要的信息载体。它具有显示方式丰富、观赏性强、显示内容修改方便、响应速度快、亮度高、功耗低、寿命长等优点，因此在工业控制、商业广告、体育比赛等领域有着重要应用。在实际应用中，LED显示屏往往由多个显示模组拼接而成，每个模组对应一部分LED阵列和相应的驱动电路。各个模组间的驱动芯片以级联的方式通信，显示信息一级一级的传递下去，每一级驱动芯片接收自己的数据并将下一级的数据传递下去，从而完成整个画面的显示。因此，级联的驱动芯片间数据传输的效率和稳定性对最终的显示效果有着重要影响。
[0003]现有的驱动芯片数据传输方法主要大多采用三线传输方式，即一条同步时钟传输线、一条控制信号传输线和一条数据信号传输线。在数据传输的过程中，控制信号传输线和数据信号传输线之间会产生电磁干扰，影响信号的完整性。当显示屏面积变大，需要更多的模组时，模组之间的传输线将会变得很复杂，导致故障率提高，故障不易排查。当没有数据传输时，同步时钟传输线上的时钟信号一直存在，整体的功耗很大。

技术实现思路

[0004]本专利技术所要解决的技术问题是提供一种时钟可控的LED双线数据传输显示方法，该方法时钟可控，降低系统功耗，减少系统布线复杂度。
[0005]为解决上述技术问题，本专利技术时钟可控的LED双线数据传输显示方法，驱动芯片之间通过传输总线连接，所述传输总线由时钟传输线和数据传输线构成，所述驱动芯片具有一个两端口的数据接收端和一个两端口的数据发送端，上一级驱动芯片的数据发送端的端口与下一级驱动芯片的数据接收端的端口之间分别通过时钟传输线、数据传输线连接，上一级驱动芯片接收本级数据并保存，同时将剩余的数据传输到下一级驱动芯片；所述时钟传输线仅在数据传输线的控制信号或数据信号有效时开启时钟，其他时间时钟处于关断状态；所述数据传输线在传输控制信号时，发送一段时间的高电平脉冲，高电平维持时间包含若干个时钟，数据接收端通过对时钟脉冲计数，解析出不同的指令码；所述数据传输线在传输数据信号时，所述时钟传输线产生数量与数据信号比特数相等的时钟信号，数据接收端在时钟边沿下采样数据信号。
[0006]具体地，所述控制信号和数据信号传输时，所述时钟传输线传输若干个时钟信号用于同步控制信号和数据信号，其中数据信号的比特数固定，每次传输时的时钟数与比特数相同；所述控制信号传输时，所述时钟传输线上的时钟数大于数据信号传输时的时钟数，通过对时钟数计数，当计数值大于数据信号的比特数即可判断当前信息为控制信号。通过时钟数的不同区分控制信号和数据信号，通过时钟数的计数值解码出不同的控制信号，不
需要额外的数据头标识就可以将同一根线上的控制信号与数据信号实进行分隔，提高了传输效率。
[0007]所述控制信号为全“1”的高电平信号，所述数据信号为二进制编码的串行信号。
[0008]上述的时钟可控的LED双线数据传输显示方法的实现电路，所述信号发生电路包括时钟开关模块、控制信号发生模块、数据信号并串转换模块、选择器，所述时钟开关模块用于产生时钟开关信号，用于控制时钟的通断，将开关信号与时钟进行输入与门，从而控制时钟的通断，外部时钟通过所述时钟开关模块后输出到时钟传输线；所述控制信号发生模块根据控制码生成相应的高电平信号；所述数据信号并串转换模块将二进制数据信号转换为串行信号发送；所述数据信号并串转换模块、控制信号发生模块分别与选择器连接，选择器将控制信号和数据信号进行选通后输出到数据传输线。
[0009]驱动芯片包括信号接收电路，所述信号接收电路用于接收信号发生电路或上一级驱动芯片的信号，即第一级驱动芯片的信号接收电路用于接收信号发生电路的信号，其他级驱动芯片的信号接收电路用于接收上一级驱动芯片的信号。
[0010]具体地，所述信号接收电路包括时钟计数器模块、控制状态机模块、数据信号串并转换模块、数据转发模块，所述时钟计数器模块、控制状态机模块、数据信号串并转换模块依次相连；所述时钟计数器模块用于计数时钟传输线上的时钟个数；所述控制状态机模块用于切换控制信号接收模式和数据信号接收模式；所述数据信号串并转换模块用于将接收到的串行数据信号转为并行二进制数据；所述数据转发模块分别与时钟传输线、数据传输线连接，将下一级驱动芯片的数据传输到下一级驱动芯片。
[0011]本专利技术通过设计时钟传输线和数据传输线的传输协议，实现了LED显示数据的双线传输效果。本专利技术将控制信号和数据信号合并到同一根线传输，避免了控制线和数据线之间的电子干扰，提高了传输的稳定性。每两级驱动芯片之间只需要两根线连接，减少了布线复杂度和故障排查难度。通过时钟计数来分隔控制信号与数据信号，不需要多余的数据头标识，时序更紧凑，传输效率更高。时钟传输线上的时钟动态调控，只在数据发送时开启，降低了系统的功耗。
附图说明
[0012]下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0013]图1为本专利技术的数据传输时序示意图。
[0014]图2为本专利技术的实现电路框架示意图。
具体实施方式
[0015]时钟可控的LED双线数据传输方法及其实现电路，具体实现方式为：
[0016]共采用两根传输线连接各级LED驱动芯片，这两根传输线分为时钟传输线、数据传输线。驱动芯片的信号接收电路通过时钟传输线上的时钟，在数据传输线上采样数据并保存，同时将剩余数据转发给下一级驱动芯片。
[0017]时钟传输线和数据传输线上的信号特征如图1所示，时钟传输线只在数据传输线的控制信号或数据信号有效时才会开启时钟，其他时间时钟处于关断状态。数据传输线在传输控制信号时，发送一段时间的高电平脉冲，高电平维持时间包含若干个时钟，数据接收
端通过对时钟脉冲计数，解析出不同的指令码。数据传输线在传输数据信号时，时钟传输线产生数量与数据信号比特数相等的时钟信号，数据接受端在时钟边沿下采样数据信号。
[0018]控制信号传输时，时钟传输线上的时钟数大于数据信号传输时，以区分控制信号和数据信号。当多种控制信号传输时，应使得他们传输期间的时钟数均大于数据信号传输时的时钟数，且彼此不同，以解码出具体的控制命令。具体的，控制信号的编码形式为全“1”的高电平信号，数据信号的编码形式为二进制编码的串行信号。
[0019]本专利技术的具体电路实现方法如图2所示，共包括信号发生电路和多级级联的驱动芯片的信号接收电路。信号接收电路接收并解码信号发生电路的信号，将剩余信号转发至下一级驱动芯片。
[0020]信号发生电路包括时钟开关模块、数据信号并串转换模块、控制信号发生模块、选择器。时钟开关模块产生时钟开关信号，并和输入的外部时钟信号进行逻辑与输出可控时钟信号。数据信号并串转换模块将外部输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.时钟可控的LED双线数据传输显示方法，其特征在于：驱动芯片之间通过传输总线连接，所述传输总线由时钟传输线和数据传输线构成，所述驱动芯片具有一个两端口的数据接收端和一个两端口的数据发送端，上一级驱动芯片的数据发送端的端口与下一级驱动芯片的数据接收端的端口之间分别通过时钟传输线、数据传输线连接，上一级驱动芯片接收本级数据并保存，同时将剩余的数据传输到下一级驱动芯片；所述时钟传输线仅在数据传输线的控制信号或数据信号有效时开启时钟，其他时间时钟处于关断状态；所述数据传输线在传输控制信号时，发送一段时间的高电平脉冲，高电平维持时间包含若干个时钟，数据接收端通过对时钟脉冲计数，解析出不同的指令码；所述数据传输线在传输数据信号时，所述时钟传输线产生数量与数据信号比特数相等的时钟信号，数据接收端在时钟边沿下采样数据信号。2.根据权利要求1所述的时钟可控的LED双线数据传输显示方法，其特征在于：所述控制信号和数据信号传输时，所述时钟传输线传输若干个时钟信号用于同步控制信号和数据信号，其中数据信号的比特数固定，每次传输时的时钟数与比特数相同；所述控制信号传输时，所述时钟传输线上的时钟数大于数据信号传输时的时钟数，通过对时钟数计数，当计数值大于数据信号的比特数即可判断当前信息为控制信号。3.根据权利要求1所述的时钟可控的LED双线数据传输显示方法，其特征在于：所述控制信号为全“1”的高电平信号，所述数据信号为二进制编码的串行信号。4.权利要求1
‑<...

【专利技术属性】
技术研发人员：宗海洋，白玉，
申请(专利权)人：常熟菜根集成电路有限公司，
类型：发明
国别省市：