一种低功耗UART串口系统技术方案

本发明专利技术提供了一种低功耗UART串口系统，包括数据收发模块、波特率检测模块、存储器模块、中断逻辑控制模块和外围总线模块，所述数据收发模块包括接收端和发射端，所述接收端的输入接口接收外部数据，所述接收端的输出接口与所述波特率检测模块连接，外部数据通过所述波特率检测模块进行波特率检测，所述波特率检测模块的输出端分别与所述存储器模块、所述发射端的输入接口连接，所述存储器模块与所述外围总线模块连接，所述外围总线模块的输出端与外部设备连接，所述存储器模块与所述外围总线模块之间还连接有中断逻辑控制模块以产生中断，能够对低频率的时钟信号进行数据收发并进行波特率自动检测，而且系统功耗低。而且系统功耗低。而且系统功耗低。

【技术实现步骤摘要】
一种低功耗UART串口系统


[0001]本专利技术涉及芯片设计
，尤其涉及一种低功耗UART串口系统。

技术介绍

[0002]通用异步收发传输器通常称作UART，它将要传输的资料在串行通信与并行通信之间加以转换，作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上。
[0003]具体实物表现为独立的模块化芯片，或作为集成于微处理器中的周边设备，一般是RS-232C规格的，与类似Maxim的MAX232之类的标准信号幅度变换芯片进行搭配，作为连接外部设备的接口。
[0004]一般的UART包括如下结构：
⑴
输出缓冲寄存器，用于接收CPU从数据总线上送来的并行数据，并加以保存；
⑵
输出移位寄存器，用于接收从输出缓冲器送来的并行数据，以发送时钟的速率把数据逐位移出，即将并行数据转换为串行数据输出；
⑶
输入移位寄存器，用于接收时钟的速率把出现在串行数据输入线上的数据逐位移入，当数据装满后，并行送往输入缓冲寄存器，即将串行数据转换成并行数据；
⑷
输入缓冲寄存器，用于从输入移位寄存器中接收并行数据，然后由CPU取走；
⑸
控制寄存器，用于接收CPU送来的控制字，由控制字的内容，决定通信时的传输方式以及数据格式等。例如采用异步方式还是同步方式，数据字符的位数，有无奇偶校验，是奇校验还是偶校验，停止位的位数等参数；
⑹
状态寄存器，状态寄存器中存放着接口的各种状态信息，例如输出缓冲区是否空，输入字符是否准备好等。在通信过程中，当符合某种状态时，接口中的状态检测逻辑将状态寄存器的相应位置“1”，以便让CPU查询。
[0005]在现有技术中的UART串口使用工作的过程中，对于一些低频率的时钟，很难实现波特率的自动检测。
[0006]因此，有必要提供一种新型的低功耗UART串口系统以解决现有技术中存在的上述问题。

技术实现思路

[0007]本专利技术的目的在于提供一种低功耗UART串口系统，能够针对低频率的时钟信号可以准确有效的进行波特率检测。
[0008]为实现上述目的，本专利技术的所述一种低功耗UART串口系统，包括数据收发模块、波特率检测模块、存储器模块、中断逻辑控制模块和外围总线模块，所述数据收发模块包括接收端和发射端，所述接收端的输入接口接收外部数据，所述接收端的输出接口与所述波特率检测模块连接，外部数据通过所述波特率检测模块进行波特率检测，所述波特率检测模块的输出端分别与所述存储器模块、所述发射端的输入接口连接，所述存储器模块与所述外围总线模块连接，所述外围总线模块的输出端与外部设备连接，所述存储器模块与所述外围总线模块之间还连接有中断逻辑控制模块以产生中断。
[0009]本专利技术的有益效果在于：通过上述各个模块构成的UART串口系统，针对波特率较低的时钟信号，能够实现信号的正确收发，并对波特率进行准确检测，同时在没有数据收发的时候，整个系统暂停系统时钟以及波特率采样信号，从而降低系统功耗。
[0010]进一步的，还包括数据处理模块，所述数据处理模块设置在所述波特率检测模块内部，所述接收端的输出接口传输的外部数据通过所述数据处理模块处理后传输到所述波特率检测模块。其有益效果在于：通过数据处理模块采样时钟较低时进行处理，不仅避免了一部分采样误差，扩大了对于采样信号的误差容忍度，而且给输入数据信号确定了规则，保证最终数据信号的唯一性。
[0011]进一步的，所述数据处理模块包括第一触发器、第二触发器、第三触发器和数据选择器，所述第一触发器和所述第二触发器的S输入端均与所述接收端的输出接口连接，所述第一触发器和所述第二触发器的Q输出端与所述数据选择器的输入端连接，所述第一触发器的CP端输入时钟上升沿，所述第二触发器的CP端输入时钟下降沿，以使得所述第一触发器和第二触发器提取先被时钟上升沿或者时钟下降沿采集到的的数据，所述数据选择器的输出端与所述第三触发器的S输入端连接，所述第三触发器的Q输出端与所述波特率检测模块连接以输出外部数据，所述第三触发器的CP端输入时钟上升沿，以使得输出的所述外部数据通过时钟上升沿同步。
[0012]进一步的，还包括序列检测模块，所述序列检测模块与所述波特率检测模块电连接，用以检测可配置的唯一序列，并在检测成功后使得所述波特率检测模块自动打开接收使能以使所述接收端开始接收数据。其有益效果在于：通过序列检测模块进行序列检测，在出现可配置的唯一序列之后打开接收使能，以实现接收数据的自动控制。
[0013]进一步的，所述波特率检测模块内部设置有移位相减除法器，在所述波特率检测模块获取所述外部数据的时钟之后，所述移位相减除法器对所述时钟计算获得商和余数，以实现小数分频。其有益效果在于：通过移位相减除法器对采集到的的时钟信号进行处理以获得波特率，在波特率为小数的时候实现小数分频。
[0014]进一步的，在所述移位相减除法器获得的波特率为小数时，所述采样点根据预设规律进行进位，且在所述采样点进行数据翻转时通过系统时钟对采样点进行数据同步矫正。其有益效果在于：使得小数的波特率能够在系统上进行分频，从而便于准确确定时钟信号大小，以便于获得准确的波特率。
[0015]进一步的，在所述波特率检测模块计算得到波特率并传输至外部设备之后没有数据收发时，所述系统关闭系统时钟进入低功耗模式；当所述系统内存在数据收发时，所述系统使能系统时钟，关闭低功耗模式以使所述系统恢复正常。其有益效果在于：在没有数据收发的时候进入低功耗模式，降低系统功耗。
[0016]进一步的，所述中断逻辑控制模块产生唤醒中断的条件包括任意收到数据产生、指定的1字节数据匹配产生或者指定的连续2字节数据匹配产生中的至少一种。其有益效果在于：在上述条件下产生唤醒中断以唤醒系统时钟，实现系统在低功耗模式与正常状态下的自由切换。
[0017]进一步的，在所述系统时钟被唤醒之后，当所述系统出现寄存器读写、所述数据收发模块在接收数据、所述数据收发模块在发送数据且所述存储器模块不为空、产生唤醒中断、或者所述存储器模块出现状态变化的至少一种情况时，所述系统时钟不暂停，否则所述
系统时钟暂停。其有益效果在于：在出现上述情况的时候，系统时钟不会暂停，保证在上述情况下系统正常运行，不会进入低功耗模式。
[0018]进一步的，在所述系统切换收发模式的时候，所述系统自动清空所述存储器模块的数据。其有益效果在于：保证系统在切换收发模式的时候，存储器模块内部不会出现多余的数据产生影响。
[0019]进一步的，在所述波特率检测模块对波特率进行自动检测的时候，通过移位相减除法器获得商和余数，当所述商小于5时，无法进行自动波特率检测；当所述商小于10且不小于5时，所述数据收发模块的接收端的误差容忍度小于
±
2％，且不支持奇偶校验；当所述商不小于10时，所述数据收发模块的接收端的误差容忍度不小于
±
2％且支持奇偶校验。其有益效本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗UART串口系统，其特征在于，包括数据收发模块、波特率检测模块、存储器模块、中断逻辑控制模块和外围总线模块，所述数据收发模块包括接收端和发射端，所述接收端的输入接口接收外部数据，所述接收端的输出接口与所述波特率检测模块连接，外部数据通过所述波特率检测模块进行波特率检测，所述波特率检测模块的输出端分别与所述存储器模块、所述发射端的输入接口连接，所述存储器模块与所述外围总线模块连接，所述外围总线模块的输出端与外部设备连接，所述存储器模块与所述外围总线模块之间还连接有中断逻辑控制模块以产生中断。2.根据权利要求1所述的低功耗UART串口系统，其特征在于，还包括数据处理模块，所述数据处理模块设置在所述波特率检测模块内部，所述接收端的输出接口传输的外部数据通过所述数据处理模块处理后传输到所述波特率检测模块。3.根据权利要求2所述的低功耗UART串口系统，其特征在于，所述数据处理模块包括第一触发器、第二触发器、第三触发器和数据选择器，所述第一触发器和所述第二触发器的S输入端均与所述接收端的输出接口连接，所述第一触发器和所述第二触发器的Q输出端与所述数据选择器的输入端连接，所述第一触发器的CP端输入时钟上升沿，所述第二触发器的CP端输入时钟下降沿，以使得所述第一触发器和第二触发器提取先被时钟上升沿或者时钟下降沿采集到的数据，所述数据选择器的输出端与所述第三触发器的S输入端连接，所述第三触发器的Q输出端与所述波特率检测模块连接以输出外部数据，所述第三触发器的CP端输入时钟上升沿，以使得输出的所述外部数据通过时钟上升沿同步。4.根据权利要求2所述的低功耗UART串口系统，其特征在于，还包括序列检测模块，所述序列检测模块与所述波特率检测模块电连接，用以检测可配置的唯一序列，并在检测成功后使得所述波特率检测模块自动打开接收使能以使所述接收端开始接收数据。5.根据权利要求1所述的低功耗UART串口系统，其特征在于，所述波特率检测模块内部设置有移位相减除法器，在所述波特率检测模块获取所述外部数据的时钟之后，所述移位相减除法器对所述时钟计算获得商和余数，以实现小数分频。6.根据权利要求5所述的低功耗UART串口系统，其特征在于，在所述移位相减除法器获得的波特率为小数时...

【专利技术属性】
技术研发人员：王君竹，
申请(专利权)人：芯翼信息科技上海有限公司，
类型：发明
国别省市：