【技术实现步骤摘要】
本申请实施例涉及电路，特别涉及一种时钟切换电路、芯片及电子设备。
技术介绍
1、随着芯片的集成度和复杂度越来越高，如越来越复杂的片上系统(system onchip，soc)、高性能微控制单元(microcontroller unit，mcu)等，对时钟信号的需求也越来越复杂。而为了减少功耗，时钟切换电路也应运而生。具体地，当用户场景发生变化时，时钟切换电路能够根据需要将内部系统或中央处理器(central processing unit，cpu)的时钟信号从一种切换到另一种。
2、其中，图1中示出一种时钟切换电路。如图1所示，时钟切换电路的输入包括选择信号1、时钟信号2和时钟信号3，输出为时钟信号4，时钟切换电路由与门5、d触发器6、下降沿d触发器7、与门8、非门9、与门10、d触发器11、下降沿d触发器12、与门13和或门14组成。在进行时钟切换时，通过下降沿d触发器7的输出到与门8的输入，以及，下降沿d触发器12的输出到与门5的输入所形成的负反馈，使得通过变化选择信号1使得时钟切换电路时钟信号2和时钟信号3之间的切换总是在一个时钟信号完全取消之后，才会切换到另一个时钟信号进行输出；还通过d触发器6、下降沿d触发器7，以及，d触发器11、下降沿d触发器12，使得不同步的时钟信号2和时钟信号3在时钟下降沿处实现同步。最终达到避免毛刺产生的效果。
3、然而，上述时钟切换电路虽然能够避免产生毛刺，但仍然会存在无法正常输出时钟信号的情况。
技术实现思路
1、本申
2、根据本申请一些实施例，本申请实施例一方面提供了一种时钟切换电路，包括：选择电路和切换电路；所述选择电路用于接收时钟选择信号和时钟丢失信号，并根据所述时钟选择信号和所述时钟丢失信号生成目标选择信号，以向所述切换电路输出所述目标选择信号；所述切换电路用于接收所述选择电路输出的所述目标选择信号，并根据所述目标选择信号，从第一时钟信号和第二时钟信号中选择对应的时钟信号输出。
3、在一些实施例中，所述选择电路包括第一选择子电路和第二选择子电路；所述第一选择子电路用于接收所述时钟丢失信号，并根据所述时钟丢失信号输出对应的第一清零信号；所述第二选择子电路用于接收所述第一清零信号和所述时钟选择信号，并根据所述第一清零信号确定是否对所述时钟选择信号进行清零，以输出所述目标选择信号。
4、在一些实施例中，所述第一选择子电路包括：第一非门和第一与门；所述第一非门的输入端连接所述时钟丢失信号，输出端连接所述第一与门的一个输入端；所述第一与门的另一个输入端连接复位信号，输出端与所述第二选择子电路连接，以向所述第二选择子电路输出所述第一清零信号，所述复位信号用于表征是否对所述时钟切换电路进行复位。
5、在一些实施例中，所述第二选择子电路包括：第一d触发器；所述第一d触发器的数据输入端连接所述时钟选择信号；清零端连接所述第一选择子电路，以接收所述第一选择子电路输出的所述第一清零信号；时钟输入端连接所述第一时钟信号；正相输出端连接所述切换电路，以向所述切换电路输出所述目标选择信号。
6、在一些实施例中，所述选择电路还用于根据所述时钟丢失信号生成第二清零信号；所述切换电路还用于接收所述第二清零信号，并根据所述第二清零信号，确定是否对接收到的所述第一时钟信号进行清零。
7、在一些实施例中，所述切换电路包括第二与门、第一d触发器组、第三与门、第二非门、第四与门、第二d触发器组、第五与门和或门；所述第二与门的输入端分别连接所述目标选择信号和所述第二d触发器组的反相输出端连接所述第一d触发器组的数据输入端；所述第一d触发器组的时钟输入端连接所述第一时钟信号，清零端连接所述第二清零信号，正相输出端连接所述第三与门的一个输入端；所述第三与门的另一个输入端连接所述第二清零信号，输出端连接所述或门的一个输入端；所述第二非门的输入端连接所述目标选择信号，输出端连接所述第四与门的一个输入端；所述第四与门的另一个输入端连接所述第一d触发器组的反相输出端，输出端连接所述第二d触发器组的数据输入端；所述第二d触发器组的时钟输入端连接所述第二时钟信号，正相输出端连接所述第五与门的一个输入端；所述第五与门的另一个输入端连接所述第二时钟信号，输出端连接所述或门。
8、在一些实施例中，所述第一时钟信号的频率和所述第二时钟信号的频率之间存在倍数关系，所述第一d触发器组和所述第二d触发器组均包括一个下降沿d触发器。
9、在一些实施例中，所述第一d触发器组和所述第二d触发器组均包括至少一个d触发器和一个下降沿d触发器，所述至少一个d触发器中的d触发器之间串联连接，所述至少一个d触发器与所述下降沿d触发器串联连接。
10、根据本申请一些实施例，本申请实施例另一方面还提供了一种芯片，包括：如上任一实施例提供的时钟切换电路。
11、根据本申请一些实施例，本申请实施例另一方面还提供了一种电子设备，包括：如上任一实施例提供的芯片。
12、本申请实施例提供的技术方案，至少具有以下优点：
13、在时钟切换电路中设置选择电路，该选择电路根据接收到的时钟选择信号和时钟丢失信号，向切换电路输出目标选择信号，而不直接以时钟选择信号输入至切换电路。这样，不再仅依赖于时钟选择信号进行时钟切换，而是依赖于时钟选择信号和时钟丢失信号进行时钟切换。即在确定是否切换时，还考虑了时钟信号的时钟丢失问题，避免选择的时钟信号出现时钟丢失的情况出现，保障了切换电路始终能够输出时钟信号，有利于在时钟丢失的情况下，使得时钟切换电路仍然能够正常对外提供时钟信号，从而保障时钟切换电路所在的芯片、电子设备等的正常工作。
本文档来自技高网...【技术保护点】
1.一种时钟切换电路，其特征在于，包括：选择电路和切换电路；
2.根据权利要求1所述的时钟切换电路，其特征在于，所述选择电路包括第一选择子电路和第二选择子电路；
3.根据权利要求2所述的时钟切换电路，其特征在于，所述第一选择子电路包括：第一非门和第一与门；
4.根据权利要求2或3所述的时钟切换电路，其特征在于，所述第二选择子电路包括：第一D触发器；
5.根据权利要求1所述的时钟切换电路，其特征在于，所述选择电路还用于根据所述时钟丢失信号生成第二清零信号；
6.根据权利要求5所述的时钟切换电路，其特征在于，所述切换电路包括第二与门、第一D触发器组、第三与门、第二非门、第四与门、第二D触发器组、第五与门和或门；
7.根据权利要求6所述的时钟切换电路，其特征在于，所述第一时钟信号的频率和所述第二时钟信号的频率之间存在倍数关系，所述第一D触发器组和所述第二D触发器组均包括一个下降沿D触发器。
8.根据权利要求6所述的时钟切换电路，其特征在于，所述第一D触发器组和所述第二D触发器组均包括至少一个D触发器和一
9.一种芯片，其特征在于，包括：如权利要求1至8中任一项所述的时钟切换电路。
10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。
...【技术特征摘要】
1.一种时钟切换电路，其特征在于，包括：选择电路和切换电路；
2.根据权利要求1所述的时钟切换电路，其特征在于，所述选择电路包括第一选择子电路和第二选择子电路；
3.根据权利要求2所述的时钟切换电路，其特征在于，所述第一选择子电路包括：第一非门和第一与门；
4.根据权利要求2或3所述的时钟切换电路，其特征在于，所述第二选择子电路包括：第一d触发器；
5.根据权利要求1所述的时钟切换电路，其特征在于，所述选择电路还用于根据所述时钟丢失信号生成第二清零信号；
6.根据权利要求5所述的时钟切换电路，其特征在于，所述切换电路包括第二与门、第一d触发器组、第三与门、第二非门、第四...
【专利技术属性】
技术研发人员：罗昕，
申请(专利权)人：芯翼信息科技上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。