数字驱动器、用于模数转换器的反馈电路、数模转换器制造技术

本申请实施例提供了一种数字驱动器，包括：输入端子、输出端子、第一、二、三、四PMOS管、第一、二、三和四NMOS管；输入端子、第一PMOS管和第一NMOS管连接；第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管连接于第一节点；第二PMOS管、第二NMOS管、第三PMOS管和第三NMOS管连接于第二节点；第三PMOS管、第三NMOS管、第四PMOS管和第四NMOS管连接于第三节点；第四PMOS管、第四NMOS管和输出端子连接；各PMOS管、各NMOS管的宽度根据迁移率和预设缩小系数确定。这样，采用预设缩小因子调整晶体管的尺寸，可以降低延迟时间和功耗。以降低延迟时间和功耗。以降低延迟时间和功耗。

【技术实现步骤摘要】
数字驱动器、用于模数转换器的反馈电路、数模转换器


[0001]本申请涉及电子
，尤其涉及一种数字驱动器、用于模数转换器的反馈电路、数模转换器。

技术介绍

[0002]现有传统的逐次逼近模数转换器(Successive Approximation Register Analog
‑
to
‑
Digital Converter，SAR ADC)包含一个跟踪采样保持电路(T/H)、一个比较器、SAR逻辑电路和一个电容式数模转换器(Digital
‑
to
‑
Analog Converter，DAC)，这种传统结构具有低复杂性、低功耗和工艺技术缩小的高能效拓扑等优点，使得传统结构在高速应用具有广泛用途，例如该传统结构可以用于时间交错型的逐次逼近模数转换器(TI
‑
SAR ADC)中。现有一些方案通过改进每周期一位的拓扑以加速SAR ADC的转换，如采用每周期多位的SAR和N位N个比较器的SAR的结构。然而，传统结构的每周期一位的拓扑在低复杂度、较少寄生和较少失调本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字驱动器，其特征在于，包括：输入端子、输出端子、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；所述输入端子与所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极连接；所述第一PMOS晶体管的漏极、所述第一NMOS晶体管的漏极、第二PMOS晶体管的栅极和第二NMOS晶体管的栅极连接于第一节点；所述第二PMOS晶体管的漏极、所述第二NMOS晶体管的漏极、第三PMOS晶体管的栅极和第三NMOS晶体管的栅极连接于第二节点；所述第三PMOS晶体管的漏极、所述第三NMOS晶体管的漏极、第四PMOS晶体管的栅极和第四NMOS晶体管的栅极连接于第三节点；所述第四PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述输出端子连接；其中，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管、所述第四PMOS晶体管、所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管、所述第四NMOS晶体管的宽度根据PMOS晶体管迁移率、NMOS晶体管迁移率和预设缩小系数确定，所述预设缩小系数的取值范围为(0，1)。2.根据权利要求1所述的数字驱动器，其特征在于，所述数字驱动器的延迟时间与所述预设缩小系数成正相关关系。3.一种用于模数转换器的反馈电路，其特征在于，包括：电容型DAC、比较电路、异步逻辑控制电路和DAC开关控制电路；所述电容型DAC包括多个电容器和多个数字驱动器，各所述数字驱动器为权利要求1或2所述的数字驱动器；所述异步逻辑控制电路和所述DAC开关控制电路分别包括多个触发器；各电容器与对应数字驱动器的输入端子连接，所述电容型DA...

【专利技术属性】
技术研发人员：郭铭强，冼世荣，肖刚军，赵伟兵，许登科，马许愿，
申请(专利权)人：珠海一微半导体股份有限公司珠海澳大科技研究院，
类型：发明
国别省市：