一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备制造技术

本申请涉及一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，该电流校准电路包括：电阻，校准电路，与所述电阻连接用于调节所述电阻两端的压降；与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD，由于第一偏置电压VD为固定常量，因此调节电阻两端压降使得接入输出导通的电压得以调节，将其用于恒流源驱动电路、驱动芯片、电子设备可提高其恒流输出精度，消除因运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同以及MOS管器件本身的参数失配造成的阈值电压偏差所形成的输出电流精度较低的问题。偏差所形成的输出电流精度较低的问题。偏差所形成的输出电流精度较低的问题。

【技术实现步骤摘要】
一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备


[0001]本申请涉及集成电路
，具体涉及一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备。

技术介绍

[0002]恒流源电路主要是由输入级和输出级构成，输入级提供参考电流，输出级输出需要的恒定电流。恒流源电路就是要能够提供一个稳定的电流以保证其它电路稳定工作的基础。即要求恒流源电路输出恒定电流，因此作为输出级的器件应该是具有饱和输出电流的伏安特性。这可以采用工作于输出电流饱和状态的BJT或者MOSFET来实现。
[0003]参考图1是一种常用恒流源驱动产生电路，其中，R_EXT为芯片的外置电阻，设图中的所有放大器的增益无限大，恒流源的产生原理如下：
[0004]从Bandgap产生出需要的参考电位VREF1；NMOS管NM0的源端电位被放大器AMP1钳位到VREF1，所以流过PMOS管PM0的源漏电流大小为：I0＝VREF1/R_EXT；PMOS管PM1和PM0为电流镜，设电流镜的电流比例，即PMOS管PM1的源漏电流比PM0的源漏电流为K，那么所以PMOS管PM1的源漏电流大小为I1＝K*VREF1/R_EXT；恒流源通道开启时，放大器AMP3、AMP_C分别将NMOS管NM1、NM_C0的漏端电位钳位至VREF2，恒流源输出通道的NMOS管NM_C0的所有端口的电位与NMOS管NM1的所有端口的电位相同，通道的输出电流大小为NM1源漏电流大小的比例镜像，设镜像比例为J，那么恒流源通道此时的输出恒流大小(绝对值)为IOUT＝J*K*VREF/R_EXT。在一般的恒流源驱动芯片中，J*K为一个固定值，所以恒流源通道的输出恒流大小通常都是调整外置电阻R_EXT的电阻大小。
[0005]现有技术的缺陷在于：由于输出电流是由NM1和NM_C0构成的电流镜决定的，受限于艺偏差等因素的影响，使得各通道间存在电流一致性差的问题。

技术实现思路

[0006]本申请的目的在于克服现有技术的不足，提供一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备，主要用于解决各通道间存在的电流一致性差的问题。
[0007]基于分析可以发现，影响N+1个通道间电流一致性的因素包括：运算放大器的输入失调电压导致不同通道间MOS管的漏端电压不同；以及MOS管器件本身的参数失配造成的阈值电压偏差，本申请的目的是通过校准通道间MOS管的漏端电压来实现的：
[0008]本申请第一方面提供一种恒流源校准电路，包括：
[0009]电阻；
[0010]校准电路，与所述电阻连接用于调节所述电阻两端的压降；
[0011]与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD。
[0012]参考图1所示，本申请的第一偏置电压VD就是偏置产生电路中NM1的漏端电压，理论上VREF2＝VD。要保持输出通道的精度一致就要求输出通道中NM_C0漏端电压与第一偏置
电压VD相等。由于运算放大器AMP_C的输入失调电压导致NM_C0漏端电压与第一偏置电压VD不相等，又由于NM_C0和NM1的本身的参数或制备工艺不同，使得两者电压即使相等其输出电流也不同。而NM_C0和NM1是由器件本身决定的，因此无法去调节电流，只能通过调节NM_C0漏端电压来实现输出电流的调节。以接入NM_C0漏端电压为第三偏置电压VDO，参考图1所示，运算放大器AMP_C同相输入端输入第一偏置电压VD，反相输入端与NM_C0漏端形成反馈，理论反相输入端电压为VD，实际上由于AMP_C的输入失调电压导致反向输入端电压不等于VD，我们假设他等于VD，则有VDO＝VD
±
IR，其中VD理解为固定常量(因为这个值是不变的，就使得VDO＝常量
±
变量，当常量固定时，只需调节变量就可得到所需的VDO，所以不用关心VD误差)，I为流经电阻的电流，R表示电阻的阻值，IR部分即为电流校准电路调节的部分，通过改边该电阻接入NM_C0漏端的端子选择实现正向调节或反向调节，当最终输出电流等于标准精度时，停止调节，该电压VDO即为最终修调后的电压，从而实现了输出电流的精度调节。
[0013]进一步的，所述校准电路包括：
[0014]电流源；
[0015]偏置电路，与所述电流源连接的用于产生偏置电流；
[0016]与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或连接在第一校准电路或第二校准电路之间所在路径中；
[0017]所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。
[0018]进一步的，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；
[0019]所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；
[0020]所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。
[0021]本方案是固定R调节I，使得流经电阻R的电流发生该边，
[0022]进一步的，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为20、21……2M
‑2、2
M
‑1。
[0023]进一步的，所述M组第一镜像输出通道和M组第二镜像输出通道的输出电流呈比例依次增大或减小。
[0024]在另一方面，本申请还提供了另一种校准电路，其包括：
[0025]电压源；
[0026]电阻调节电路；
[0027]所述电压源、电阻调节电路、电阻形成电流通道；
[0028]或；
[0029]电流源；
[0030]电阻调节电路，用于调节所述电阻的阻值。
[0031]或；
[0032]电压源；
[0033]电阻调节电路，所述电阻调节电路为阻值可调的电阻；
[0034]所述电压源、电阻调节电路、电阻形成电流通道。
[0035]进一步的，所述电阻调节电路包括依次串联的M组校准电阻，以及M路选择器，所述M路选择器用于控制接入所述电流通道的校准电阻个数以实现流经所述电阻的电流调节；
[0036]本申请的上述方案主要是基于电阻调节的原理，可以调节电阻R本身的大小，也可以调节电流通道中有效电阻的大小，以实现不同的IR调节原理。
[0037]本质上，本申请所提供的校准电路是调节流经电阻的电流大小，使得IR改变，同时也可以通过调节电阻R固定电流，使得IR改变以达到接入输出通道MOS管漏端电压的目的。
[0038]本申请第二方面提供一种恒流源驱动电路，包括：
[0039]参考电流产生电路，用于产生参考电流；
[0040]偏置产生电路，接入所述参考电流，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种恒流源校准电路，其特征在于，包括：电阻；校准电路，与所述电阻连接用于调节所述电阻两端的压降；与所述电阻两端连接的选择器或开关，用于选择所述电阻某一端接入恒流源输出通道，对应的另一端则接第一偏置电压VD。2.根据权利要求1所述的一种恒流源校准电路，其特征在于，所述校准电路包括：电流源；偏置电路，与所述电流源连接的用于产生偏置电流；与所述偏置电路连接的第一校准电路和或第二校准电路，所述电阻连接在第一校准电路和第二校准电路之间，或连接在第一校准电路或第二校准电路之间所在路径中；所述第一校准电路和第二校准电路的电流同步调节，使得流经所述电阻的电流也随之同步调节。3.根据权利要求2所述的一种恒流源校准电路，其特征在于，所述第一校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第一镜像输出通道；所述第二校准电路包括M组MOS管组件，每一组MOS管组件与所述偏置电路形成第二镜像输出通道；所述电阻连接在M组第一镜像输出通道和M组第二镜像输出通道之间，每一组第一镜像输出通道和第二镜像输出通道均设置有受控开关，通过所述受控开关的切换调节接入所述电阻的电流大小。4.根据权利要求3所述的一种恒流源校准电路，其特征在于，所述M组MOS管组件的镜像比例成2的指数倍递增，依次为20、21……2M
‑2、2
M
‑1。5.一种恒流源驱动电路，其特征在于，包括：参考电流产生电路，用于产生参考电流；偏置产生电路，接入所述参考电流，用于产生恒流源输出通道所需的第一偏置电压VD和第二偏置电压VGI；一个或多个恒流源输出通道，与所述偏置产生电路连接，基于所述第一偏置电压VD和第二偏置电压VGI输出恒流；还包括如权利要求1
‑
4任一项所述的电流校准电路，所述电流校准电路对所述第一偏置电压VD校准后得...

【专利技术属性】
技术研发人员：唐永生，黄立，芦世雄，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：