DC-DC降压电路制造技术

本发明专利技术提供一种DC

【技术实现步骤摘要】
DC
‑
DC降压电路


[0001]本专利技术涉及集成电路
，特别是涉及一种DC
‑
DC降压电路。

技术介绍

[0002]对于浮地结构(控制芯片地与供电模块的输出地不同电位)的降压型DC
‑
DC电路，采用高压结型场效应晶体管JFET给芯片供电，可以提供较大的工作电流，因此被广泛应用。但对现有降压型DC
‑
DC电路中的电感电流进行采样时，利用的是采样电阻，而采样电阻在有大电流流过时会产生较大的功率损耗，从而使得系统的转换效率降低，而且，采样电阻的阻值通常比较小，不能集成在芯片内部，而是需要在PCB板上使用贴片电阻，从而增加了器件成本和生产成本。
[0003]因此，在针对DC
‑
DC降压电路进行电感电流采样时，避免使用采样电阻，降低成本是我们目前急需解决的一个技术问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种DC
‑
DC降压电路，用于解决现有的DC
‑
DC降压电路中进行电感电流采样时需要采用采样电阻，功率损耗较大，且器件成本和生产成本增加的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种DC
‑
DC降压电路，所述DC
‑
DC降压电路包括：结型场效应晶体管、供电模块及降压模块；
[0006]所述结型场效应晶体管的栅端接模拟地，漏端接入输入电压；
[0007]所述供电模块连接于所述结型场效应晶体管的源端和模拟地之间，用于通过输入电压对供电电容进行充电来产生供电电压，及根据所述供电电压与第一参考电压的比较结果对所述供电电容进行充电控制；
[0008]所述降压模块连接于所述输入电压和数字地之间，同时连接于所述结型场效应晶体管的源端，用于通过所述输入电压对电感进行充电来产生负载电压，并根据所述负载电压的大小调节控制信号的占空比，以此对所述电感进行充电控制；及基于所述结型场效应晶体管和NMOS管采样电感电流，并在采样电压大于第二参考电压时基于所述控制信号关闭电感电流充电通路。
[0009]可选地，所述供电模块包括供电电压产生单元及调控单元；
[0010]所述供电电压产生单元连接于所述结型场效应晶体管的源端和模拟地之间，同时连接于所述调控单元的输出端，用于在调控信号有效且所述供电电容两端电压小于所述结型场效应晶体管的漏端电压时，通过所述输入电压对所述供电电容进行充电来产生所述供电电压；
[0011]所述调控单元连接于所述结型场效应晶体管的源端和模拟地之间，用于比较所述供电电压和所述第一参考电压，并通过对比较结果和协控信号进行逻辑运算来产生所述调控信号；其中，所述协控信号为所述控制信号的反相信号。
[0012]可选地，所述供电电压产生单元包括第一NMOS管、第一二极管及所述供电电容；其中，所述第一NMOS管的漏端连接于所述结型场效应晶体管的源端，栅端连接于所述调控单元的输出端，源端连接于所述第一二极管的正极，所述第一二极管的负极通过所述供电电容接模拟地。
[0013]可选地，所述调控单元包括第一比较器、一与门、第二NMOS管及第一电阻；其中，所述第一比较器的正相输入端接收所述供电电压，反相输入端接收所述第一参考电压，输出端连接于所述与门的第一输入端；所述与门的第二输入端接收所述协控信号，输出端连接于所述第二NMOS管的栅端；第二NMOS管的漏端通过所述第一电阻连接于所述结型场效应晶体管的源端，并作为调控单元的输出端，源端接模拟地。
[0014]可选地，所述降压模块包括负载电压产生单元、电感电流采样单元、负载电压采样单元及占空比控制单元；
[0015]所述负载电压产生单元连接于所述输入电压和数字地之间，同时连接于所述占空比控制单元的输出端，用于在所述控制信号有效时，通过所述输入电压对所述电感进行充电来产生所述负载电压；
[0016]所述电感电流采样单元连接于所述结型场效应晶体管的源端和模拟地之间，用于在所述控制信号有效时，基于所述结型场效应晶体管和NMOS管采样所述电感电流并产生所述采样电压，及比较所述采样电压和所述第二参考电压，并在所述采样电压大于所述第二参考电压时产生关断信号；
[0017]所述负载电压采样单元连接于所述电感和所述占空比控制单元之间，用于采样所述负载电压并产生负载采样电压；
[0018]所述占空比控制单元连接于所述电感电流采样单元的输出端和所述负载电压采样单元的输出端，用于根据所述负载采样电压的大小和所述关断信号调节所述控制信号的占空比。
[0019]可选地，所述负载电压产生单元包括NMOS功率管、第二二极管、一电感及负载电阻；其中，所述NMOS功率管的漏端接入所述输入电压，栅端接收所述控制信号，源端连接于所述电感的一端及所述第二二极管的负极；所述电感的另一端通过所述负载电阻接数字地，所述第二二极管的正极接数字地。
[0020]可选地，所述负载电压产生单元还包括负载电容，并联于所述负载电阻的两端。
[0021]可选地，所述电感电流采样单元包括第三NMOS管、第四NMOS管、一反相器及第二比较器；其中，所述第三NMOS管的栅端连接于所述NMOS管的栅端，并连接于所述反相器的输入端，漏端连接于所述结型场效应晶体管的源端，源端连接于所述第四NMOS管的漏端；所述第四NMOS管的源端连接模拟地，栅端连接于所述反相器的输出端；所述第二比较器的正相输入端连接于所述第三NMOS管的源端，反相输入端接收所述第二参考电压，输出端连接于所述占空比控制单元的输入端。
[0022]如上所述，本专利技术DC
‑
DC降压电路的结构简单，通过采用结型场效应晶体管和NMOS管替换现有的采样电阻进行电感电流采样，节省了采样电阻，而且，结型场效应管及NMOS管能够集成在芯片内部，因此，本专利技术DC
‑
DC降压电路能够节省器件成本及生产成本。
附图说明
[0023]图1显示为现有的一种DC
‑
DC降压电路的电路图。
[0024]图2显示为本专利技术的一种DC
‑
DC降压电路的电路图。
[0025]元件标号说明
[0026]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
高压供电模块
[0027]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
DC
‑
DC降压模块
[0028]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
供电模块
[0029]211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
供电电压产生单元
[0030]212
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
调控单元
[0031]22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
降压模块<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DC
‑
DC降压电路，其特征在于，所述DC
‑
DC降压电路包括：结型场效应晶体管、供电模块及降压模块；所述结型场效应晶体管的栅端接模拟地，漏端接入输入电压；所述供电模块连接于所述结型场效应晶体管的源端和模拟地之间，用于通过输入电压对供电电容进行充电来产生供电电压，及根据所述供电电压与第一参考电压的比较结果对所述供电电容进行充电控制；所述降压模块连接于所述输入电压和数字地之间，同时连接于所述结型场效应晶体管的源端，用于通过所述输入电压对电感进行充电来产生负载电压，并根据所述负载电压的大小调节控制信号的占空比，以此对所述电感进行充电控制；及基于所述结型场效应晶体管和NMOS管采样电感电流，并在采样电压大于第二参考电压时基于所述控制信号关闭电感电流充电通路。2.根据权利要求1所述的DC
‑
DC降压电路，其特征在于，所述供电模块包括供电电压产生单元及调控单元；所述供电电压产生单元连接于所述结型场效应晶体管的源端和模拟地之间，同时连接于所述调控单元的输出端，用于在调控信号有效且所述供电电容两端电压小于所述结型场效应晶体管的漏端电压时，通过所述输入电压对所述供电电容进行充电来产生所述供电电压；所述调控单元连接于所述结型场效应晶体管的源端和模拟地之间，用于比较所述供电电压和所述第一参考电压，并通过对比较结果和协控信号进行逻辑运算来产生所述调控信号；其中，所述协控信号为所述控制信号的反相信号。3.根据权利要求2所述的DC
‑
DC降压电路，其特征在于，所述供电电压产生单元包括第一NMOS管、第一二极管及所述供电电容；其中，所述第一NMOS管的漏端连接于所述结型场效应晶体管的源端，栅端连接于所述调控单元的输出端，源端连接于所述第一二极管的正极，所述第一二级管的负极通过所述供电电容接模拟地。4.根据权利要求2所述的DC
‑
DC降压电路，其特征在于，所述调控单元包括第一比较器、一与门、第二NMOS管及第一电阻；其中，所述第一比较器的正相输入端接收所述供电电压，反相输入端接收所述第一参考电压，输出端连接于所述与门的第一输入端；所述与门的第二输入端接收所述协控信号，输出端连接于所述第二NMOS管的栅端；所述第二NMOS管的漏端通过...

【专利技术属性】
技术研发人员：夏虎，刘桂芝，王冬峰，吴春达，
申请(专利权)人：无锡麟聚半导体科技有限公司，
类型：发明
国别省市：