一种Ethercat总线主站和从站实时同步方法技术

本发明专利技术公开了一种Ethercat总线主站和从站实时同步方法，包括：设置载波周期和主站同步周期，载波周期与主站同步周期的比值为整数N；当MCU从站同步中断程序结束时，将SyncIO置位为高电平，SyncIO为MCU从站上与FPGA执行模块连接的IO口；当触发第二事件和第四事件的次数和为N时，将SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，第二事件为采样中断触发事件，第四事件为采样中断触发事件；实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。本发明专利技术实现了Ethercat主站、MCU从站以及FPGA执行模块三者的实时同步控制。块三者的实时同步控制。块三者的实时同步控制。

【技术实现步骤摘要】
一种Ethercat总线主站和从站实时同步方法


[0001]本专利技术属于伺服系统同步
，特别是涉及一种Ethercat总线主站和从站实时同步方法。

技术介绍

[0002]为了提升伺服系统性能，通常将伺服系统设计为MCU+FPGA架构，其中MCU实现速度环算法和位置环算法功能，FPGA实现电流环算法和PWM调制算法以及系统事件触发功能。对于采用Ethercat总线的伺服系统，从站可以在FPGA或MCU上实现，由于主站和从站的系统时钟是异步的，随着时间的推移，必然造成主站和从站系统运行不同步。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，提供一种Ethercat总线主站和从站实时同步方法。
[0004]本专利技术的目的是通过以下技术方案来实现的：一种Ethercat总线主站和从站实时同步方法，应用于伺服系统，所述伺服系统包括Ethercat主站、MCU从站和FPGA执行模块，所述MCU从站分别与Ethercat主站和FPGA执行模块通信连接，所述Ethercat总线主站和从站实时同步方法包括：设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Ethercat总线主站和从站实时同步方法，应用于伺服系统，所述伺服系统包括Ethercat主站、MCU从站和FPGA执行模块，所述MCU从站分别与Ethercat主站和FPGA执行模块通信连接，其特征在于，所述Ethercat总线主站和从站实时同步方法包括：设置载波周期和主站同步周期，所述载波周期与主站同步周期的比值为N，且N为整数；当MCU从站同步中断程序结束时，将SyncIO置位为高电平，所述SyncIO为MCU从站上与FPGA执行模块连接的IO口；当触发第二事件和第四事件的次数和为N时，将所述SyncIO置位为低电平，然后将第二事件和第四事件的次数和清零，所述第二事件为采样中断触发事件，所述第四事件为采样中断触发事件；实时检测所述SyncIO的状态，当检测到SyncIO的上升沿时，FPGA执行模块执行同步算法。2.根据权利要求1所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，所述同步算法包括：当第一次检测到SyncIO的上升沿时，停止第一事件、第二事件、第三事件和第四事件的触发，然后将载波时基计数值清零，其中，第一事件为速度位置环中断触发事件，第三事件为速度位置环中断触发事件；将载波时基计数值清零后，开启第一事件、第二事件、第三事件和第四事件的触发；每当检测到SyncIO的上升沿时，记录当前的载波时基计数值，并根据当前的载波时基计数值对载波峰值进行修正；对载波峰值进行修正后，修正第一事件、第二事件、第三事件和第四事件的事件触发设置值。3.根据权利要求2所述的一种Ethercat总线主站和从站实时同步方法，其特征在于，根据当前的载波时基计数值...

【专利技术属性】
技术研发人员：徐家雄，黄维洪，
申请(专利权)人：成都中天自动化控制技术有限公司，
类型：发明
国别省市：