一种基于FPGA的高采样率等效采样系统技术方案

本实用新型专利技术公开了一种基于FPGA的高采样率等效采样系统，包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道，构成的系统用FPGA搭建直接数字频率合成(DDS)模块，输出的两路周期方波信号通过调节频率差来实现等效采样的步进延时，一路作为采样信号，另一路作为待采样信号，再由以肖特基二极管桥式取样门为主要部件的等效采样电路完成对信号的采样，最高可实现1ps的步进延时，即等效于1000GHz采样率，该方法降低了系统复杂度，极大地提高了系统的等效采样率。极大地提高了系统的等效采样率。极大地提高了系统的等效采样率。

【技术实现步骤摘要】
一种基于FPGA的高采样率等效采样系统


[0001]本技术属于电采样
，尤其是涉及一种基于FPGA的高采样率等效采样系统。

技术介绍

[0002]如今，低速和低精度的模数转换芯片已经发展得相当成熟，在此基础上设计的采集系统，已经被广泛应用于工业领域和科研领域。数字化高度发展，对模数转换提出了更高的要求，即需要采样率和采样精度更高的采集系统，而现有的模数转换芯片已经不能满足当前的需求，因此，在现有的芯片工艺下，利用已有的模数转换芯片实现高采样率、高采样精度的采集系统成为了一种必然趋势，等效采样法由此发展起来。
[0003]等效采样法的原理是对每一个或每几个被测信号采样一次，通过调整采样时间间隔，使相邻的采样点每次延时Δt，再将取到的样品按照时间排序，重现被测信号。由于采样脉冲频率可以等于或者小于被测信号，所以得到的复现信号将在时间轴上被拉长，即得到一个与原始信号波形相同，频率变低的信号，这样就可以用低速和低精度的模数转换芯片去采集，降低了硬件成本。
[0004]目前等效采样法的步进延时由延时芯片或斜波比较法实现，不能够获得高精度的步进延时控制，最终实现的等效采样率低，并且由延时芯片构成的步进延时系统需要多种不同精度延时芯片搭配使用，而由斜波比较法构成的步进延时系统受模拟比较器的频率限制，其实现的步进延时线性范围小，需要延时芯片进行跨接，这两种系统控制相当复杂，并且成本较高。

技术实现思路

[0005]本技术要解决的技术问题是提供一种基于FPGA的高采样率等效采样系统。
[0006]为解决上述技术问题，本技术采用如下技术方案：
[0007]一种基于FPGA的高采样率等效采样系统，其特征在于：包括FPGA控制电路、DDS模块 I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道。
[0008]进一步地，所述DDS模块I和DDS模块II内部结构相同，包括频率控制字、32位累加器、32位寄存器、波形存储器、时钟模块，频率控制字的输出端与32位累加器的输入端连接，32位累加器的输出端与32位寄存器的输入端连接，32位寄存器的输出端与32位累加器的输入端、波形存储器的输入端连接，时钟模块的输出端与波形存储器的输入端、32位累加器的输入端连接。
[0009]进一步地，所述等效采样电路包括双极性脉冲产生电路、肖特基二极管桥式取样门、放大滤波电路、AD转换器，双极性脉冲产生电路的输出端与肖特基二极管桥式取样门的第一输入端连接，肖特基二极管桥式取样门的输出端与放大滤波电路的输入端连接，放大滤波电路的输出端与AD转换器的输入端连接。
[0010]进一步地，所述DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II 提供时钟信号，DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器 I的输出端与调理电路I的输入端连接，调理电路I的输出端与等效采样电路中双极性脉冲产生电路的输入端连接，调理电路II的输出端与波形处理电路的输入端连接，波形处理电路的输出端与等效采样电路中肖特基二极管桥式取样门的第二输入端连接，并且波形处理电路还与射频通道进行射频信号的双向通信。
[0011]本技术提供的电路结构基本原理如下：
[0012]FPGA向DDS模块I和DDS模块II写入两个相差很小的频率控制字，经后级两路DA转换器、调理电路后输出两个频率相差很小的周期方波信号，其中I路作为采样信号输入等效采样电路的双极性脉冲产生电路，II路作为待采样信号输入波形处理电路，波形处理电路将周期方波信号处理后输入射频通道向外部输出，同时射频通道将外部反射回来的信号经波形处理电路后输入等效采样电路的肖特基二极管桥式取样门，I路周期方波信号即采样信号的频率小，周期大，II路周期方波信号即待采样信号的频率大，周期小，由于两信号频率差很小，采样信号在待采样信号的每个周期对其进行一次采样，待采样信号每两个采样点之间的采样间隔就是I路和II路周期方波信号之间的周期差，也称步进延时，最后将所有的采样点按顺序排列即可复现一个周期拓宽数倍的待采样信号，这样就相当于实现了等效采样方法。在等效采样电路中，双极性脉冲是开启肖特基二极管桥式取样门的选通信号，肖特基二极管桥式取样门是实现对待采样信号的保持，放大滤波电路将取样门输出的信号杂波滤掉并且将其幅值放大，最后通过低速、低精度的AD转换器将模拟信号转换为数字信号，再送入FPGA进行最后的数据处理，这样就完成了对高频信号的等效采样。
[0013]本技术相比现有技术而言，具有以下优点和效果：
[0014]用FPGA搭建直接数字频率合成(DDS)模块，输出的两路周期方波信号通过调节频率差来实现等效采样的步进延时，一路作为采样信号，另一路作为待采样信号，再由以肖特基二极管桥式取样门为主要部件的等效采样电路完成对信号的采样，最高可实现1ps的步进延时，即等效于1000GHz采样率，该方法降低了系统复杂度，极大地提高了系统的等效采样率。
附图说明
[0015]图1为本技术的高采样率等效采样系统结构框图。
[0016]图2为本技术中DDS技术的详细流程图。
[0017]图3为本技术中等效采样电路的部分原理图。
[0018]图4为本技术的高采样率等效采样系统波形图。
具体实施方式
[0019]下面结合附图和实施例对本技术作更加详细的描述。
[0020]如图1所示，本技术公开了一种基于FPGA的高采样率等效采样系统，包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道。
[0021]DDS模块I和DDS模块II内部结构相同，包括频率控制字、32位累加器、32位寄存器、波形存储器、时钟模块，频率控制字的输出端与32位累加器的输入端连接，32位累加器的输出端与32位寄存器的输入端连接，32位寄存器的输出端与32位累加器的输入端、波形存储器的输入端连接，时钟模块的输出端与波形存储器的输入端、32位累加器的输入端连接。
[0022]等效采样电路包括双极性脉冲产生电路、肖特基二极管桥式取样门、放大滤波电路、AD 转换器，双极性脉冲产生电路的输出端与肖特基二极管桥式取样门的第一输入端连接，肖特基二极管桥式取样门的输出端与放大滤波电路的输入端连接，放大滤波电路的输出端与AD转换器的输入端连接。
[0023]DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II提供时钟信号， DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器I的输出端与调理电路I的输入端连接，调理电路I的输出端与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的高采样率等效采样系统，其特征在于：包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道，所述DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II提供时钟信号，DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器I的输出端与调理电路I的输入端连接，调理电路I的输出端与等效采样电路中双极性脉冲产生电路的输入端连接，调理电路II的输出端与波形处理电路的输入端连接，波形处理电路的输出端与等效采样电路中肖特基二极管桥式取样门的第二输入端连接，并且波形处理电路还与射频通道进行射频信号的双向通信。2.按照权利要求1所...

【专利技术属性】
技术研发人员：赵黎明，徐华东，姜星宇，唐旭，褚晓辉，贾浩男，
申请(专利权)人：东北林业大学，
类型：新型
国别省市：