基于FPGA的互相关运算器、处理方法和信号处理系统技术方案

本发明专利技术涉及一种基于FPGA的互相关运算器、处理方法和信号处理系统，所述基于FPGA的互相关运算器包括：获取模块、降采样模块和快速傅立叶变换运算模块，本发明专利技术所述的互相关运算器能够替代传统的DSP芯片来实现互相关处理，解决现有国产相噪测试仪器、难以满足应用要求的问题，同时针对FPGA片内乘法器资源相对宝贵的特点，利用FFT变换的性质，对双通道AD采集数据做特殊处理，实现所需乘法器减半，以满足大规模数据计算的需求。模数据计算的需求。模数据计算的需求。

【技术实现步骤摘要】
基于FPGA的互相关运算器、处理方法和信号处理系统


[0001]本专利技术涉及频率源相位噪声测量
，具体涉及一种基于FPGA的互相关运算器、处理方法和信号处理系统。

技术介绍

[0002]相位噪声是指系统在各种噪声作用下引起的系统输出信号相位的随机变化，是微波仪器、雷达、通信系统、电子对抗等装备中的主要技术指标,也是衡量频率标准源(高稳晶振、原子频标等)频稳质量的重要指标，是表征频率源在频域频率稳定度的系数。
[0003]互相关是数学中描述两个函数的一种运算关系，是对两个函数分别作复数共轭和反向平移并使其相乘的无穷积分，表达式如公式(1)。
[0004][0005]20世纪70年代初，有学者提出将互相关应用于相位噪声测量，可以有效改善灵敏度，其原理是利用双通道干扰噪声的不相关，对两路输出信号进行互相关运算来抑制干扰噪声，从而得到更低的系统噪底，实验表明，在进行10000次互相关平均处理后，对系统噪底的抑制可达20dB。
[0006]关于互相关数字实现经历了从DSP到FPGA的发展变化，随着国产仪器的发展进步，基于FPGA的设计需求与要求也不断增大，因此，需要设计一种快速高效，简捷稳定，硬件数量少，低功耗的互相关运算器。

技术实现思路

[0007]有鉴于此，本专利技术的目的在于克服现有技术的不足，提供一种基于FPGA的互相关运算器、处理方法和信号处理系统，该方法能够解决目前国产相噪测试仪器、难以满足应用要求的问题，同时针对FPGA片内乘法器资源相对宝贵的特点，利用FFT变换的性质，对双通道AD采集数据做特殊处理，实现所需乘法器减半，以满足大规模数据计算的需求。
[0008]为实现以上目的，本专利技术采用如下技术方案：一种基于FPGA的互相关运算器，包括：
[0009]获取模块，用于获取双通道信号；
[0010]降采样模块，用于对所述双通道信号进行多级滤波降采样处理，以得到多分辨率的待处理信号；其中，每一个分辨率下的待处理信号包括第一信号和第二信号；
[0011]快速傅立叶变换运算模块，用于将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算。
[0012]可选的，所述双通道信号为对双通道检相后的信号进行模数转换后得到的信号。
[0013]可选的，所述对所述双通道信号进行多级滤波降采样处理，包括：
[0014]采用CIC级联FIR结构对所述双通道信号进行逐级降采样处理。
[0015]可选的，所述将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算，包括：
[0016]根据已知的快速傅立叶变换的共轭对称性质，实序列x[n]进行快速傅立叶变换得到的X[k]有如下性质：
[0017]X[N
‑
k]＝X*[k]ꢀꢀꢀ
(2)
[0018]其中k∈[0,N
‑
1]，且k为整数；
[0019]将第一信号x[n]和第二信号y[n]分别作为快速傅立叶变换的实部输入和虚部输入，x[n]，y[n]的快速傅立叶变换分别记为X[k]，Y[k]，输出结果记为Z[k]，则有：
[0020][0021]用N
‑
k替换k，得到
[0022][0023]联立求解(3)(4)关系式，得到
[0024][0025]本专利技术还提供了一种基于FPGA的互相关运算处理方法，包括：
[0026]获取双通道信号；
[0027]对所述双通道信号进行多级滤波降采样处理，以得到多分辨率的待处理信号；其中，每一个分辨率下的待处理信号包括第一信号和第二信号；
[0028]将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算。
[0029]可选的，所述双通道信号为对双通道检相后的信号进行模数转换后得到的信号。
[0030]可选的，所述对所述双通道信号进行多级滤波降采样处理，包括：
[0031]采用CIC级联FIR结构对所述双通道信号进行逐级降采样处理。
[0032]可选的，所述将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算，包括：
[0033]根据已知的快速傅立叶变换的共轭对称性质，实序列x[n]进行快速傅立叶变换得到的X[k]有如下性质：
[0034]X[N
‑
k]＝X*[k]ꢀꢀꢀ
(2)
[0035]其中k∈[0,N
‑
1]，且k为整数；
[0036]将第一信号x[n]和第二信号y[n]分别作为快速傅立叶变换的实部输入和虚部输入，x[n]，y[n]的快速傅立叶变换分别记为X[k]，Y[k]，输出结果记为Z[k]，则有：
[0037][0038]用N
‑
k替换k，得到
[0039][0040]联立求解(3)(4)关系式，得到
[0041][0042]本专利技术还提供了一种信号处理系统，包括：
[0043]检相器、模数转换器以及如前面任一项所述的互相关运算器；
[0044]其中，所述检相器用于对原始双通道信号进行检相处理，所述模数转换器用于对双通道检相后的信号进行模数转换；所述互相关运算器用于对所述模数转换后的信号进行互相关运算。
[0045]可选的，还包括：
[0046]曲线绘制显示模块，用于将所述互相关运算结果输出到软件端进行曲线绘制，并将绘制出的曲线进行显示。
[0047]本专利技术采用以上技术方案，所述一种基于FPGA的互相关运算器包括：获取模块、降采样模块和快速傅立叶变换运算模块，本专利技术所述的互相关运算器能够替代传统的DSP芯片来实现互相关处理，解决现有国产相噪测试仪器、难以满足应用要求的问题，同时针对FPGA片内乘法器资源相对宝贵的特点，利用FFT变换的性质，对双通道AD采集数据做特殊处理，实现所需乘法器减半，以满足大规模数据计算的需求。
附图说明
[0048]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0049]图1是本专利技术一种基于FPGA的互相关运算器一个实施例提供的结构示意图；
[0050]图2是本专利技术一种基于FPGA的互相关运算器一个实施例提供的数据流结构示意图；
[0051]图3是图2中涉及的控制模块和时钟管理模块的结构示意图；
[0052]图4是本专利技术一种信号处理系统一个实施例提供的结构示意图；
[0053]图5是本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的互相关运算器，其特征在于，包括：获取模块，用于获取双通道信号；降采样模块，用于对所述双通道信号进行多级滤波降采样处理，以得到多分辨率的待处理信号；其中，每一个分辨率下的待处理信号包括第一信号和第二信号；快速傅立叶变换运算模块，用于将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算。2.根据权利要求1所述的互相关运算器，其特征在于，所述双通道信号为对双通道检相后的信号进行模数转换后得到的信号。3.根据权利要求1所述的互相关运算器，其特征在于，所述对所述双通道信号进行多级滤波降采样处理，包括：采用CIC级联FIR结构对所述双通道信号进行逐级降采样处理。4.根据权利要求1至3任一项所述的互相关运算器，其特征在于，所述将所述第一信号和第二信号分别作为快速傅立叶变换的实部输入和虚部输入，以对所述每一个分辨率下的待处理信号进行快速傅立叶变换运算，包括：根据已知的快速傅立叶变换的共轭对称性质，实序列x[n]进行快速傅立叶变换得到的X[k]有如下性质：X[N
‑
k]＝X*[k]
ꢀꢀꢀꢀꢀ
(2)其中k∈[0,N
‑
1]，且k为整数；将第一信号x[n]和第二信号y[n]分别作为快速傅立叶变换的实部输入和虚部输入，x[n]，y[n]的快速傅立叶变换分别记为X[k]，Y[k]，输出结果记为Z[k]，则有：用N
‑
k替换k，得到联立求解(3)(4)关系式，得到5.一种基于FPGA的互相关运算处理方法，其特征在于，包括：获取双通道信号；对所述双通道信号进行多级滤波降采样处理，以得到多分辨率的待处理信号；其中，每一个分辨率下的待处理信号包括...

【专利技术属性】
技术研发人员：沈晓宇，李宏宇，刘宇轩，
申请(专利权)人：北京无线电计量测试研究所，
类型：发明
国别省市：