一种非易失性随机存储器磁旋存储芯片以及制备方法技术

本发明专利技术公开了一种非易失性随机存储器磁旋存储芯片，属于半导体领域，包括底层金属连线，用于电路布局布线；底部通孔，位于所述底层金属连线以及底电极之间，连接所述底层金属连线及所述底电极；底电极，位于所述底部通孔之上，用于承载磁性隧穿结构，所述底电极为多层导电材料形成的复合结构；磁性隧穿结构，所述磁性隧穿结构通过改变其翻转状态实现读写数据；顶层金属连线，位于所述磁性隧穿结构上，用于电路布局布线，本申请的底电极为多层导电材料形成的复合结构可以极大的提高底电极的平整度及表面平整度，将底电极的表面粗糙度优化至小于提高了芯片的性能。本申请还包括上述非易失性随机存储器磁旋存储芯片的制备方法。制备方法。制备方法。

【技术实现步骤摘要】
一种非易失性随机存储器磁旋存储芯片以及制备方法


[0001]本专利技术涉及半导体领域，尤其是涉及一种非易失性随机存储器磁旋存储芯片。

技术介绍

[0002]存储器是计算机体系结构中的重要组成部分，对计算机的速度、集成度和功耗等都有决定性的影响。半导体存储芯片已经被广泛应用于工业及电子设备、家用电器、个人消费电子及国防装备。随机存储器磁旋存储芯片MRAM因其材料的出色性能、快速读写速度、较小的能耗及非易失性的特性，将会逐步取代目前以DRAM、SRAM等器件主导的存储市场。作为下一代存储芯片的代表，MRAM将会使存算一体及边缘计算成为可能，为存储芯片的性能提升及应用场景的广泛氮提升成为可能。
[0003]但是，随着半导体工艺特征尺寸的不断缩小，传统的基于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺的缓存(Static Random Access Memory,SRAM)和主存(Dynamic Random Access Memory,DRAM)遭遇了性能瓶颈。在功耗方面，由于CMOS晶体管的漏电流随着工艺尺寸的减小而增大，因此，SRAM和DRAM的静态功耗日益加剧，在速度方面，处理器与存储器的互连延迟限制了系统的主频。解决该问题的一个有效途径是构建非易失性(Non
‑
Volatile)的缓存和主存，使系统可工作于休眠模式而不丢失数据，从而消除漏电流和静态功耗。
[0004]MRAM在速度、面积、写入次数和功耗方面能够达到较好的折中，因此被业界认为是构建下一代非易失性缓存和主存的理想器件。MRAM的基本存储单元磁性隧道结构MTJ(Magnetic Tunnel Junction)，磁性隧道结构的核心部分是由两个铁磁金属层夹着一个隧穿势垒层而形成的三明治结构，其中一个铁磁层被称为参考层(Reference Layer)或固定层(Pinned Layer),它的磁化沿易磁化轴方向(Easy
‑
Axis)固定不变；另一个铁磁层被称为自由层(Free Layer)，它的磁化有两个稳定的取向，分别与参考层平行或反平行，这将使磁性隧道结构处于低阻态或高阻态，两个阻态可分别代表二进制数据“0”和“1”，是MRAM存储的基本原理，该现象被称为隧穿磁阻效应(Tunnel Magnetoresistance，TMR)。隧穿磁阻效应可以用自旋相关隧穿理论(Spin Dependent Tunneling)予以解释。
[0005]由于MTJ需要在底电极(BE)上进行生长，而底电极的平整度及粗糙度会直接影响到MTJ的器件性能，因此关注BE的结构及制备方法至关重要。
[0006]现有的芯片在制备底部通孔(BV:bottom Via)时，由于铜通孔在化学机械研磨抛光之后，往往由于铜材料与金属层间填充材料存在研磨速率的差异，导致通孔顶部不平整存在凹陷(dishing)，进而影响到底电极BE在进行金属沉积后整体的平整度。

技术实现思路

[0007]为了克服现有技术的不足，本专利技术的目的之一在于提供一种底电极平整度高的非易失性随机存储器磁旋存储芯片。
[0008]为了克服现有技术的不足，本专利技术的目的之二在于提供一种底电极平整度高的非
易失性随机存储器磁旋存储芯片制备方法。
[0009]为了克服现有技术的不足，本专利技术的目的之三在于提供一种底电极平整度高的非易失性随机存储器磁旋存储芯片制备方法。
[0010]本专利技术的目的之一采用如下技术方案实现：
[0011]一种非易失性随机存储器磁旋存储芯片，包括
[0012]底层金属连线，用于电路布局布线；
[0013]底部通孔，位于所述底层金属连线以及底电极之间，连接所述底层金属连线及所述底电极；
[0014]底电极，位于所述底部通孔之上，用于承载磁性隧穿结构，所述底电极为多层导电材料形成的复合结构；
[0015]磁性隧穿结构，所述磁性隧穿结构通过改变其翻转状态实现读写数据；
[0016]顶层金属连线，位于所述磁性隧穿结构上，用于电路布局布线。
[0017]进一步的，所述底电极的导电材料包括至少两种导电材料。
[0018]进一步的，相邻两层导电材料的材料不同。
[0019]进一步的，所述底电极的导电材料为氮化钽、氮化钛、金属钨、金属钌、金属钛、金属铜、金属金中的至少两种。
[0020]进一步的，所述非易失性随机存储器磁旋存储芯片还包括填充材料，所述填充材料对所述底层金属连线以及所述顶层金属连线之间的空隙填充，以进行电路的保护及绝缘隔离。
[0021]进一步的，所述非易失性随机存储器磁旋存储芯片还包括隔离层，所述隔离层位于所述底层金属连线以及所述填充材料之间，所述隔离层用于隔离所述底层金属连线以及所述填充材料防止金属在填充材料中扩散。
[0022]进一步的，所述非易失性随机存储器磁旋存储芯片还包括顶电极以及顶部通孔，所述顶电极位于所述磁性隧穿结构之上，所述顶部通孔连接所述顶电极以及所述顶层金属连线。
[0023]本专利技术的目的之二采用如下技术方案实现：
[0024]一种非易失性随机存储器磁旋存储芯片制备方法，用于制备上述任意一种非易失性随机存储器磁旋存储芯片，包括以下步骤：
[0025]在底层金属连线上进行底部通孔的制备；
[0026]在所述底部通孔上进行第一导电材料的沉积；
[0027]对第一导电材料进行研磨使第一导电材料平坦化；
[0028]在研磨后的所述第一导电材料上进行其他导电材料的沉积形成复合结构；
[0029]对所述复合结构进行光刻、刻蚀形成所述底电极；
[0030]在所述底电极上制备磁性隧穿结构以及顶层金属连线。
[0031]本专利技术的目的之三采用如下技术方案实现：
[0032]一种非易失性随机存储器磁旋存储芯片制备方法，用于制备上述任意一种非易失性随机存储器磁旋存储芯片，包括以下步骤：
[0033]在底层金属连线上进行底部通孔的制备；
[0034]在所述底部通孔上进行多层导电材料的沉积形成复合结构；
[0035]对复合结构研磨使所述复合结构平坦化；
[0036]对研磨后的所述复合结构进行光刻、刻蚀形成所述底电极；
[0037]在所述底电极上制备磁性隧穿结构以及顶层金属连线。
[0038]进一步的，还包括在所述底电极形成后采用填充材料进行填充，填充后对所述底电极表面进行表面粗糙度及平整度优化。
[0039]本专利技术非易失性随机存储器磁旋存储芯片的底电极通过多层导电材料沉积，利用不同层导电材料的物理特性，包括金属应力、沉积速率、填充能力、对磁性隧穿结构磁性的影响，极大的提高了芯片的性能。
[0040]本专利技术非易失性随机存储器磁旋存储芯片制备方法通过多次化学机械研磨加工的方法，可以极大的提高底电极的平整度及表面平整度，将底电极的表面粗糙度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性随机存储器磁旋存储芯片，其特征在于：包括底层金属连线，用于电路布局布线；底部通孔，位于所述底层金属连线以及底电极之间，连接所述底层金属连线及所述底电极；底电极，位于所述底部通孔之上，用于承载磁性隧穿结构，所述底电极为多层导电材料形成的复合结构；磁性隧穿结构，所述磁性隧穿结构通过改变其翻转状态实现读写数据；顶层金属连线，位于所述磁性隧穿结构上，用于电路布局布线。2.根据权利要求1所述的非易失性随机存储器磁旋存储芯片，其特征在于：所述底电极的导电材料包括至少两种导电材料。3.根据权利要求2所述的非易失性随机存储器磁旋存储芯片，其特征在于：相邻两层导电材料的材料不同。4.根据权利要求2所述的非易失性随机存储器磁旋存储芯片，其特征在于：所述底电极的导电材料为氮化钽、氮化钛、金属钨、金属钌、金属钛、金属铜、金属金中的至少两种。5.根据权利要求1所述的非易失性随机存储器磁旋存储芯片，其特征在于：所述非易失性随机存储器磁旋存储芯片还包括填充材料，所述填充材料对所述底层金属连线以及所述顶层金属连线之间的空隙填充，以进行电路的保护及绝缘隔离。6.根据权利要求5所述的非易失性随机存储器磁旋存储芯片，其特征在于：所述非易失性随机存储器磁旋存储芯片还包括隔离层，所述隔离层位于所述底层金属连线以及所述填充材料之间，所述隔离层用于隔离所述底层金属连线以及所述填充材料防止金属在填充材料中扩散。7.根据权利要求1所述的非易失...

【专利技术属性】
技术研发人员：施金汕，单梦麟，贺宇鹰，
申请(专利权)人：苏州伯嘉半导体科技有限公司，
类型：发明
国别省市：