MCU与FPGA驱动液晶屏的电路、显示屏及电子设备制造技术

本实用新型专利技术公开MCU与FPGA驱动液晶屏的电路、显示屏及电子设备，涉及显示屏技术领域。该MCU与FPGA驱动液晶屏的电路包括FPGA单元和MCU单元；FPGA单元用于第一图层数据处理；MCU单元的输入端与FPGA单元的输出端连接，MCU单元的输出端与显示屏的输入端连接，MCU单元用于第二图层数据处理，MCU单元还用于将第一图层数据和第二图层数据进行硬件图层混合处理后传输给显示屏单元。本实用新型专利技术先通过FPGA单元处理第一图层数据，MCU单元处理第二图层数据，然后再通过MCU单元进行硬件图层混合处理，来解决单一处理单元处理图层数据存在的运算慢，硬件描述语言使用复杂，开发工程量大，开发速度慢等问题。速度慢等问题。速度慢等问题。

【技术实现步骤摘要】
MCU与FPGA驱动液晶屏的电路、显示屏及电子设备


[0001]本技术涉及显示屏
，尤其涉及MCU与FPGA驱动液晶屏的电路、显示屏及电子设备。

技术介绍

[0002]很多设备都需要界面交互，一般的情况下单独使用MCU驱动液晶屏绘图。某些需要大量高速运算的绘图，也会单独使用FPGA驱动液晶屏绘图。而上述两种方式存在以下缺点：第一，MCU进行大量运算的时候太慢了，无法使用在需要大量运算的绘图中；第二，FPGA使用Verilog之类的硬件描述语言，使用复杂，开发工程量大，开发速度慢。

技术实现思路

[0003]针对现有技术存在的不足，本技术的目的是提供MCU与FPGA驱动液晶屏的电路进行显示屏驱动，至少用于解决现有显示屏驱动电路存在的运算慢，硬件描述语言使用复杂，开发工程量大，开发速度慢中的一个技术问题。
[0004]根据本技术的第一个方面，提供了MCU与FPGA驱动液晶屏的电路，包括FPGA单元和MCU单元；
[0005]FPGA单元用于第一图层数据处理；
[0006]MCU单元的输入端与FPGA单元的输出端连接，MCU单元的输出端与显示屏单元的输入端连接，MCU单元用于第二图层数据处理，MCU单元还用于将第一图层数据和第二图层数据进行硬件图层混合处理后传输给显示屏单元。
[0007]本技术的MCU与FPGA驱动液晶屏的电路，先通过FPGA单元处理第一图层数据，MCU单元处理第二图层数据，然后再通过MCU单元将第一图层数据和第二图层数据进行硬件图层混合处理，即对图层数据先进行同时分布处理，再进行硬件图层混合处理，以便同时获得MCU单元的开发简单灵活高的效果和FPGA单元的高速并行运算功能，以此来解决单一处理单元处理图层数据存在的运算慢，硬件描述语言使用复杂，开发工程量大，开发速度慢等问题。
[0008]在一些实施方式中，MCU单元为F1C100S芯片。
[0009]在一些实施方式中，MCU单元的晶振连接端连接有晶振单元。
[0010]在一些实施方式中，MCU单元与显示屏单元通过RGB通信接口连接。
[0011]在一些实施方式中，FPGA单元为XC6SlX25芯片。
[0012]在一些实施方式中，FPGA单元与MCU单元通过CSI通信接口连接。
[0013]根据本技术的第二个方面，提供显示屏，该显示屏包括上述任一项的MCU与FPGA驱动液晶屏的电路和显示屏单元。
[0014]根据本技术的第三个方面，提供电子设备，该电子设备包括上述的显示屏。
[0015]与现有技术相比，本技术的MCU与FPGA驱动液晶屏的电路、显示屏及电子设备，先通过FPGA单元处理第一图层数据，MCU单元处理第二图层数据，然后再通过MCU单元将
第一图层数据和第二图层数据进行硬件图层混合处理，即对图层数据先进行同时分布处理，再进行硬件图层混合处理，以便同时获得MCU单元的开发简单灵活高的效果和FPGA单元的高速并行运算功能，以此来解决单一处理单元处理图层数据存在的运算慢，硬件描述语言使用复杂，开发工程量大，开发速度慢等问题。
附图说明
[0016]图1为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的电路结构示意图；
[0017]图2为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的MCU单元进行硬件图层混合示意图；
[0018]图3为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的FPGA单元的电路原理图；
[0019]图4为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的MCU单元的电路原理图；
[0020]图5为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的MCU单元的晶振单元的电路原理图；
[0021]图6为为本技术一实施方式的MCU与FPGA驱动液晶屏的电路的显示屏单元的连接端的电路原理图。
[0022]附图标号说明：FPGA单元100，MCU单元200，显示屏单元300。
具体实施方式
[0023]下面结合附图对本技术作进一步详细的说明。
[0024]图1示意性地显示了根据本技术的一种实施方式的MCU与FPGA驱动液晶屏的电路。如图1所示，该MCU与FPGA驱动液晶屏的电路包括FPGA单元100和MCU单元200；FPGA单元100用于第一图层数据处理；MCU单元200的输入端与FPGA单元100的输出端连接，MCU单元200的输出端与显示屏单元300的输入端连接，MCU单元200用于第二图层数据处理，MCU单元200还用于将第一图层数据和第二图层数据进行硬件图层混合处理后传输给显示屏单元300。本实施方式先通过FPGA单元100处理第一图层数据，MCU单元200处理第二图层数据，然后再通过MCU单元200将第一图层数据和第二图层数据进行硬件图层混合处理，即对图层数据先进行同时分布处理，再进行硬件图层混合处理，以便同时获得MCU单元200的开发简单灵活高的效果和FPGA单元100的高速并行运算功能，以此来解决单一处理单元处理图层数据存在的运算慢，硬件描述语言使用复杂，开发工程量大，开发速度慢等问题。
[0025]如图2所示，硬件图层混合实现方式为采用MCU单元200的硬件图层混合功能；FPGA单元100传输到MCU单元200的第一图层数据(FPGA图层)放在MCU单元200的内存中，MCU单元200的第二图层数据(MCU图层)也在MCU单元200的内存中；MCU单元200内存中的图层数据(即第一图层数据和第二图层数据)与显示屏单元300像素点的颜色对应；透明区域的点对应特殊值(如32位显示颜色时，值为0)；传输到显示屏单元300时，MCU单元200的第一图层中的透明区域，使用FPGA单元100的第二图层相对应的区域。当然上述方式只是为了解释硬件图层混合过程，其并不是对本实施方式的限制，本实施方式还可以采用其它现有的图层混合方式。
[0026]如图3
‑
4所示，FPGA单元100为XC6SlX25芯片，MCU单元200为F1C100S芯片，F1C100S芯片能够实现上述的硬件图层混合功能，其中，XC6SlX25芯片和F1C100S芯片通过CSI通信接口连接(即FPGA单元与MCU单元通过CSI通信接口连接)；具体的连接方式为XC6SlX25芯片的CSIPCLK端、CSIHS端、CSIVS端、CSID0端、CSID1端、CSID2端、CSID3端、CSID4端、CSID5端、CSID6端、CSID7端分别与F1C100S芯片的CSIPCLK端(第47脚)、CSIHS端(第49脚)、CSIVS端(第48脚)、CSID0端(第46脚)、CSID1端(第45脚)、CSID2端(第44脚)、CSID3端(第43脚)、CSID4端(第42脚)、CSID5端(第41脚)、CSID6端(第40脚)、CSID7端(第49脚)对应连接。
[0027]如图5所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.MCU与FPGA驱动液晶屏的电路，其特征在于，包括：FPGA单元，所述FPGA单元用于第一图层数据处理；MCU单元，所述MCU单元的输入端与所述FPGA单元的输出端连接，所述MCU单元的输出端与显示屏单元的输入端连接，所述MCU单元用于第二图层数据处理，所述MCU单元还用于将所述第一图层数据和所述第二图层数据进行硬件图层混合处理后传输给所述显示屏单元。2.根据权利要求1所述的MCU与FPGA驱动液晶屏的电路，其特征在于，所述MCU单元为F1C100S芯片。3.根据权利要求1
‑
2任一项所述的MCU与FPGA驱动液晶屏的电路，其特征在于，所述MCU单元的晶振连接端连接有晶振单元。4.根据权利要求1
...

【专利技术属性】
技术研发人员：徐樟海，
申请(专利权)人：广州市星翼电子科技有限公司，
类型：新型
国别省市：