像素单元及其驱动方法、液晶显示面板技术

本申请公开了一种像素单元及其驱动方法、液晶显示面板，该像素单元，包括薄膜晶体管、像素电极以及公共电极，薄膜晶体管的栅极连接一条对应的扫描线以接收对应的扫描信号，其漏极连接一条对应的数据线以接收对应的数据信号，像素电极连接薄膜晶体管的源极，公共电极用于接收公共电压，像素电极、公共电极和两者之间的液晶构成液晶电容，其中，像素单元还包括存储电容，存储电容的第一端连接像素电极，其第二端连接一条对应的辅助扫描线以接收辅助扫描信号，利用辅助扫描信号消除薄膜晶体管的栅极与源极之间的寄生电容引起的像素电极上的像素电压的变化。通过上述方式，本申请能够有效改善电容耦合效应，而增加相应液晶显示面板的品味。的品味。的品味。

【技术实现步骤摘要】
像素单元及其驱动方法、液晶显示面板


[0001]本申请涉及显示面板
，特别是涉及一种像素单元及其驱动方法、液晶显示面板。

技术介绍

[0002]目前，液晶显示器正在向更高解析度，更高显示画质，更大尺寸的方向发展。而TFT
‑
LCD(薄膜晶体管液晶显示器)的驱动方式具体为 one
‑
by
‑
one(逐行扫描)，扫描信号为高电平时，对应本行TFT(薄膜晶体管)被打开，列方向上的数据可写入像素。其中，用于显示的每个子像素包括薄膜晶体管、液晶电容、储存电容以及负责传输开关信号的扫描线和负责传输显示信号的数据线，液晶电容和储存电容的一端为像素电极，而另一端为公共电极。
[0003]而液晶具体是依靠液晶电容两端的电压不同，以进行不同的旋转，进而使液晶层的透光量不一样的方式进行工作。但在像素中，由于薄膜晶体管的栅极与像素电极的部分区域相对，因此在薄膜晶体管从打开到关断的状态转变过程中，就会在薄膜晶体管的栅极与像素电极之间产生寄生电容，而由于寄生电容的存在，将产生电容耦合效应，进而使像素电极上的实际电压将小于数据理论值，也即像素电极上的像素电压将随之发生一定程度的变化，从而导致相应显示面板的品味下降。

技术实现思路

[0004]本申请主要解决的技术问题是提供一种像素单元及其驱动方法、液晶显示面板，以能够解决现有技术中的像素单元由于寄生电容的存在，将产生电容耦合效应，以致相应显示面板的品味下降的问题。
[0005]为解决上述技术问题，本申请采用的一个技术方案是：提供一种像素单元，包括薄膜晶体管、像素电极以及公共电极，薄膜晶体管的栅极连接一条对应的扫描线以接收对应的扫描信号，其漏极连接一条对应的数据线以接收对应的数据信号，像素电极连接薄膜晶体管的源极，公共电极用于接收公共电压，像素电极、公共电极和两者之间的液晶构成液晶电容，其中，像素单元还包括存储电容，存储电容的第一端连接像素电极，其第二端连接一条对应的辅助扫描线以接收辅助扫描信号，利用辅助扫描信号消除薄膜晶体管的栅极与源极之间的寄生电容引起的像素电极上的像素电压的变化。
[0006]其中，扫描信号包括表征逻辑高电平的第一电压和表征逻辑低电平的第二电压；辅助扫描信号包括表征逻辑高电平的第三电压和表征逻辑低电平的第四电压；其中，当扫描信号处于表征逻辑高电平的第一电压时，辅助扫描信号处于表征逻辑低电平的第四电压；当扫描信号处于表征逻辑低电平的第二电压时，辅助扫描信号处于表征逻辑高电平的第三电压。
[0007]其中，辅助扫描信号中第三电压与第四电压之间的差值等于扫描信号中第一电压与第二电压之间的差值乘以寄生电容与存储电容的容值之比，以使寄生电容引起的像素电压的变化趋向于零。
[0008]其中，当寄生电容的容值与存储电容的容值不相等时，辅助扫描信号中第三电压与第四电压之间的差值不等于扫描信号中第一电压与第二电压之间的差值。
[0009]其中，当寄生电容的容值与存储电容的容值相等时，辅助扫描信号中第三电压与第四电压之间的差值等于扫描信号中第一电压与第二电压之间的差值。
[0010]其中，当寄生电容的容值与存储电容的容值相等时，第三电压等于第一电压，第四电压等于第二电压。
[0011]其中，当寄生电容的容值与存储电容的容值相等时，辅助扫描线通过反相器连接扫描线，以根据扫描信号中的第一电压和第二电压而产生对应的第三电压和第四电压。
[0012]其中，扫描信号中表征逻辑低电平的第二电压和辅助扫描信号中表征逻辑低电平的第四电压均为公共电压。
[0013]为解决上述技术问题，本申请采用的又一个技术方案是：提供一种像素单元的驱动方法，像素单元包括薄膜晶体管、像素电极、公共电极以及存储电容，薄膜晶体管的栅极连接一条对应的扫描线，其漏极连接一条对应的数据线以接收对应的数据信号，像素电极连接薄膜晶体管的源极，像素电极、公共电极和两者之间的液晶构成液晶电容，存储电容的第一端连接像素电极，其第二端连接一条对应的辅助扫描线，其中，驱动方法包括：接收扫描线对应发送的扫描信号，以导通薄膜晶体管；接收对应的公共电压和数据线对应发送的数据信号，以基于数据信号分别向像素电极、存储电容、液晶电容以及薄膜晶体管的栅极与源极之间的寄生电容写入相应的电压；接收辅助扫描线对应发送的辅助扫描信号，以利用辅助扫描信号消除寄生电容引起的像素单元中的像素电极上的像素电压的变化，并基于像素电压驱动液晶进行相应的偏转。
[0014]为解决上述技术问题，本申请采用的又一个技术方案是：提供一种液晶显示面板，包括彩膜基板、阵列基板以及位于彩膜基板与阵列基板之间的液晶盒，其中，该阵列基板上设置有如上任一项所述的像素单元。
[0015]本申请的有益效果是：区别于现有技术，本申请提供的像素单元包括薄膜晶体管、像素电极、公共电极以及存储电容，其中，存储电容的第一端连接像素电极，其第二端连接一条对应的辅助扫描线，以能够接收辅助扫描信号，并利用辅助扫描信号消除薄膜晶体管的栅极与源极之间的寄生电容引起的像素电极上的像素电压的变化，从而能够有效改善电容耦合效应，进而增加相应液晶显示面板的品味，保证更优质的显示效果，以使该液晶显示面板更具有产品竞争力。
附图说明
[0016]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
[0017]图1是本申请像素单元第一实施方式的结构示意图；
[0018]图2是图1中像素单元中的扫描线和辅助扫描线分别对应接收的扫描信号和辅助扫描信号的波形时序图；
[0019]图3是本申请像素单元第二实施方式的结构示意图；
[0020]图4是本申请像素单元的驱动方法一实施方式的流程示意图；
[0021]图5是本申请液晶显示面板一实施方式的结构示意图。
[0022]附图标记说明：10/20/311、像素单元；11/21、薄膜晶体管；12/22、公共电极；13/23、液晶电容；14/24、存储电容；15/25、寄生电容；16/26、扫描线；17/27、辅助扫描线；18/28、数据线；29、反相器；31/411、液晶显示面板；41、液晶显示器。
具体实施方式
[0023]专利技术人经长期研究发现，液晶显示器与传统的CRT和等离子显示器相比的一大优势是省电，通常情况下，液晶显示器只有同尺寸的CRT显示器的一半功耗，而相较等离子显示器更是低上很多，与传统CRT显示器相比，液晶显示器在环保方面也具有较佳的表现，这是因为液晶显示器内部不存在像CRT显示器中的高压元器件，因而将不致于出现由于高压元件所导致的放射性射线超标的情况，液晶显示器的显示区本身根本没有辐射可言，而仅有来自驱动电路的少量电磁波，且只要将外壳严格密封即可有效降低EMI(电磁干扰)，所以其辐射指标普本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素单元，包括薄膜晶体管、像素电极以及公共电极，所述薄膜晶体管的栅极连接一条对应的扫描线以接收对应的扫描信号，其漏极连接一条对应的数据线以接收对应的数据信号，所述像素电极连接所述薄膜晶体管的源极，所述公共电极用于接收公共电压，所述像素电极、所述公共电极和两者之间的液晶构成液晶电容，其特征在于，所述像素单元还包括存储电容，所述存储电容的第一端连接所述像素电极，其第二端连接一条对应的辅助扫描线以接收辅助扫描信号，利用所述辅助扫描信号消除所述薄膜晶体管的栅极与源极之间的寄生电容引起的所述像素电极上的像素电压的变化。2.根据权利要求1所述的像素单元，其特征在于，所述扫描信号包括表征逻辑高电平的第一电压和表征逻辑低电平的第二电压；所述辅助扫描信号包括表征逻辑高电平的第三电压和表征逻辑低电平的第四电压；其中，当所述扫描信号处于表征逻辑高电平的第一电压时，所述辅助扫描信号处于表征逻辑低电平的第四电压；当所述扫描信号处于表征逻辑低电平的第二电压时，所述辅助扫描信号处于表征逻辑高电平的第三电压。3.根据权利要求2所述的像素单元，其特征在于，所述辅助扫描信号中所述第三电压与所述第四电压之间的差值等于所述扫描信号中所述第一电压与所述第二电压之间的差值乘以所述寄生电容与所述存储电容的容值之比，以使所述寄生电容引起的所述像素电压的变化趋向于零。4.根据权利要求3所述的像素单元，其特征在于，当所述寄生电容的容值与所述存储电容的容值不相等时，所述辅助扫描信号中所述第三电压与所述第四电压之间的差值不等于所述扫描信号中所述第一电压与所述第二电压之间的差值。5.根据权利要求3所述的像素单元，其特征在于，当所述寄生电容的容值与所述存储电容的容值相等时，所述辅助扫描信号中所述第三电压与所述第四电压之间的差值等于所述扫描信号中所述第一电压与所述第二电压...

【专利技术属性】
技术研发人员：周满城，袁海江，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：