半导体结构及其制造方法技术

本申请涉及半导体技术领域，具体涉及一种半导体结构及其制造方法，该半导体结构包括：半导体衬底，具有源/漏区以及栅极区；第一介质层，形成于半导体衬底上；MIM电容器，形成于第一介质层内，并与源/漏区或栅极区连接。本实施例在形成接触插塞过程中，同时一并形成MIM电容器，简化了MIM电容器的制造工艺，节约了成本。本。本。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本申请涉及半导体
，具体涉及一种半导体结构及其制造方法。

技术介绍

[0002]电容器是半导体电路中不可或缺的部件，其制作工艺日渐复杂，进而导致成本上升。

技术实现思路

[0003]本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种半导体结构及其制造方法，以解决上述技术问题。
[0004]为了实现上述目的，本申请第一方面提供了一种半导体结构，包括：
[0005]半导体衬底，具有源/漏区以及栅极区；
[0006]第一介质层，形成于所述半导体衬底上；
[0007]MIM电容器，形成于所述第一介质层内，并与所述源/漏区或所述栅极区连接。
[0008]本申请第二方面提供了一种半导体结构的制造方法，包括以下步骤：
[0009]提供一半导体衬底，所述半导体衬底具有源/漏区以及栅极区；
[0010]在所述半导体衬底上形成第一介质层；
[0011]在所述第一介质层上形成第一沟槽，暴露所述半导体衬底上的源/漏区或栅极区；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，具有源/漏区以及栅极区；第一介质层，形成于所述半导体衬底上；MIM电容器，形成于所述第一介质层内，并与所述源/漏区或所述栅极区连接。2.根据权利要求1所述的半导体结构，其特征在于，所述MIM电容器呈U形，包括层叠设置的U形下电极、电容介质层以及上电极，其中，所述下电极的底面与所述源/漏区或所述栅极区连接。3.根据权利要求2所述的半导体结构，其特征在于，还包括：接触插塞，形成于所述第一介质层内；第一金属互连层，形成于所述第一介质层的上方，并与所述上电极以及接触插塞连接。4.一种半导体结构的制造方法，其特征在于，包括以下步骤：提供一半导体衬底，所述半导体衬底具有源/漏区以及栅极区；在所述半导体衬底上形成第一介质层；在所述第一介质层上形成第一沟槽，暴露所述半导体衬底上的源/漏区或栅极区；在所述第一沟槽内形成MIM电容器。5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述MIM电容器包括层叠设置的U形下电极、电容介质层以及上电极；形成第一沟槽的同时形成第二沟槽；在所述第一介质层、第一沟槽以及第二沟槽...

【专利技术属性】
技术研发人员：柳圣浩，李俊杰，周娜，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：