本申请的实施例公开了一种非易失三维存储单元、芯片组件和电子设备。易失性存储芯片用于存储数据。接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接。非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接，以形成非易失三维存储单元。其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议。数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片中至少之一被读取。通过上述设置，提高了数据的传输效率，增大了处理数据的带宽，并且提高了数据存储的可靠性。存储的可靠性。存储的可靠性。
【技术实现步骤摘要】
非易失三维存储单元、芯片组件和电子设备
[0001]本申请的实施例涉及数据存储的
，尤其涉及一种非易失三维存储单元、一种非易失三维存储芯片组件和一种电子设备。
技术介绍
[0002]相关技术中，在进行数据存储时，需要将数据发送至主板等元器件，通过主板等元器件上存储的通信协议对数据进行处理之后，再将数据写入存储器中存储。在从存储器中读取数据时，同样需要将数据发送至主板等元器件，通过主板等元器件上存储的通信协议对数据进行处理之后，再将数据向外发送。
[0003]数据通过主板等元器件处理之后，才能够实现存储和读取，延长了数据的传输路径，增加了数据的传输时间，降低了数据存储和读取的效率。
[0004]此外，在存储器断电时，需要将存储器中存储的数据传输至非易失性存储芯片中进行存储，来避免数据丢失，进一步延长了数据的传输路径，降低了数据的传输效率，并且增加了数据丢失的风险。
技术实现思路
[0005]为了解决上述技术问题中至少之一，本申请的实施例提供了一种非易失三维存储单元、一种数据的存储方法、一种非易失三维存储芯片组件和一种电子设备。
[0006]第一方面，本申请的实施例提供了一种非易失三维存储单元，包括易失性存储芯片，易失性存储芯片用于存储数据；接口芯片，接口芯片通过三维异质集成结构与易失性存储芯片三维堆叠连接；非易失性存储芯片，非易失性存储芯片通过三维异质集成结构与易失性存储芯片和接口芯片中至少之一三维堆叠连接，以形成非易失三维存储单元；其中，接口芯片包括通信协议电路，通信协议电路用于存储通信协议；数据通过通信协议电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一；和，数据通过通信协议电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片至少之一中被读取。
[0007]在一种可行的实施方式中，接口芯片还包括逻辑电路，逻辑电路与通信协议电路电连接；数据通过通信协议电路和逻辑电路以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一，和，数据通过通信协议电路和逻辑电路以缓存一致性的方式从易失性存储芯片和非易失性存储芯片至少之一中被读取。
[0008]在一种可行的实施方式中，易失性存储芯片包括第一存储阵列和第二存储阵列，通信协议电路通过第一三维异质集成结构与第一存储阵列电连接，逻辑电路通过第二三维异质集成结构与第二存储阵列电连接；通信协议电路的正投影落入第一存储阵列正投影的范围内，逻辑电路的正投影落入第二存储阵列正投影的范围内。
[0009]在一种可行的实施方式中，非易失性存储芯片通过三维异质集成结构与接口芯片三维堆叠连接；非易失性存储芯片包括第三存储阵列和第四存储阵列，通信协议电路通过第三三维异质集成结构与第三存储阵列电连接，逻辑电路通过第四三维异质集成结构与第
四存储阵列电连接；通信协议电路的正投影落入第三存储阵列正投影的范围内，逻辑电路的正投影落入第四存储阵列正投影的范围内。
[0010]在一种可行的实施方式中，逻辑电路包括固定逻辑电路和可编程逻辑电路中至少之一。
[0011]在一种可行的实施方式中，逻辑电路的数量为多个，多个逻辑电路围绕通信协议电路设置。
[0012]在一种可行的实施方式中，接口芯片还包括路由单元，路由单元的正投影落入易失性存储芯片正投影的范围内；和，路由单元的正投影落入非易失性存储芯片正投影的范围内；多个逻辑电路之间通过路由单元电连接，多个逻辑电路分别通过路由单元与通信协议电路电连接。
[0013]在一种可行的实施方式中，非易失三维存储单元还包括存储控制电路，存储控制电路设置在易失性存储芯片上；和/或，存储控制电路设置在接口芯片上；非易失存储控制电路，非易失存储控制电路设置在非易失性存储芯片上；和/或，非易失存储控制电路设置在接口芯片上。
[0014]在一种可行的实施方式中，存储控制电路的数量大于或等于通信协议电路与逻辑电路的数量之和；非易失存储控制电路的数量大于或等于通信协议电路和逻辑电路的数量之和。
[0015]在一种可行的实施方式中，通信协议包括CXL协议、CCIX协议、GEN Z协议、OpenCPAI协议和Nvlink协议中至少一者。
[0016]在一种可行的实施方式中，易失性存储芯片的数量为至少两个，至少两个易失性存储芯片之间通过三维异质集成结构三维堆叠连接。
[0017]在一种可行的实施方式中，接口芯片的数量为至少两个，至少两个接口芯片之间通过三维异质集成结构三维堆叠连接；或，至少两个接口芯片分别通过三维异质集成结构与易失性存储芯片三维堆叠连接。
[0018]在一种可行的实施方式中，非易失性存储芯片的数量为至少两个，至少两个非易失性存储芯片之间通过三维异质集成结构三维堆叠连接；或，至少两个非易失性存储芯片分别通过三维异质集成结构与易失性存储芯片和接口芯片三维堆叠连接。
[0019]在一种可行的实施方式中，易失性存储芯片的正投影、接口芯片的正投影和非易失性存储芯片的正投影三者完全重合。
[0020]在一种可行的实施方式中，非易失三维存储单元还包括电容，电容与非易失性存储芯片电连接，用于为非易失性存储芯片供电。
[0021]第二方面，本申请的实施例提供了一种非易失三维存储芯片组件，包括如上述第一方面的非易失三维存储单元；基板，基板与非易失三维存储单元电连接，基板用于封装非易失三维存储单元。
[0022]第三方面，本申请的实施例提供了一种电子设备，包括处理器；如上述第二方面的非易失三维存储芯片组件，非易失三维存储芯片组件与处理器电连接。
[0023]本申请的实施例有益效果如下：
[0024]通过在接口芯片上设置通信协议电路，使得数据能够以缓存一致性的方式写入易失性存储芯片和非易失性存储芯片中至少之一，并且能够以缓存一致性的方式从易失性存
储芯片和非易失性存储芯片至少之一中被读取，从而无需将数据传输至其他元器件(例如主板等)，即可实现数据的存储和读取，缩短了数据的传输路径，减少了数据的传输时间，降低了数据存储和读取过程的延时，提高了非易失三维存储单元存储数据和读取数据的效率，从而提高非易失三维存储单元的使用性能。
[0025]并且，设置数据通过三维异质集成结构写入非易失性存储芯片，缩短了将数据写入非易失性存储芯片时的传输路径，进一步提高了数据的存储可靠性，降低数据丢失的风险，提高了非易失性非易失三维存储单元的使用可靠性。
[0026]此外，设置易失性存储芯片、接口芯片和非易失性存储芯片三者通过三维异质集成结构三维堆叠连接，一方面，缩短了数据的传输路径，大幅度增大了非易失三维存储单元处理数据的带宽，降低非易失三维存储单元的功耗，避免了访问冲突，提高了非易失三维存储单元的使用性能。另一方面，还能够减小非易失三维存储单元的占用面积，提高非易失三维存储单元的使用灵活性。
附图说明
[0027]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种非易失三维存储单元，其特征在于，包括：易失性存储芯片，所述易失性存储芯片用于存储数据；接口芯片，所述接口芯片通过三维异质集成结构与所述易失性存储芯片三维堆叠连接；非易失性存储芯片，所述非易失性存储芯片通过所述三维异质集成结构与所述易失性存储芯片和所述接口芯片中至少之一三维堆叠连接，以形成所述非易失三维存储单元；其中，所述接口芯片包括通信协议电路，所述通信协议电路用于存储通信协议；数据通过所述通信协议电路以缓存一致性的方式写入所述易失性存储芯片和所述非易失性存储芯片中至少之一；和，数据通过所述通信协议电路以所述缓存一致性的方式从所述易失性存储芯片和所述非易失性存储芯片至少之一中被读取。2.根据权利要求1所述的非易失三维存储单元，其特征在于，所述接口芯片还包括：逻辑电路，所述逻辑电路与所述通信协议电路电连接；数据通过所述通信协议电路和所述逻辑电路以所述缓存一致性的方式写入所述易失性存储芯片和所述非易失性存储芯片中至少之一，和，数据通过所述通信协议电路和所述逻辑电路以所述缓存一致性的方式从所述易失性存储芯片和所述非易失性存储芯片至少之一中被读取。3.根据权利要求2所述的非易失三维存储单元，其特征在于，所述易失性存储芯片包括第一存储阵列和第二存储阵列，所述通信协议电路通过第一三维异质集成结构与所述第一存储阵列电连接，所述逻辑电路通过第二三维异质集成结构与所述第二存储阵列电连接；所述通信协议电路的正投影落入所述第一存储阵列正投影的范围内，所述逻辑电路的正投影落入所述第二存储阵列正投影的范围内。4.根据权利要求2所述的非易失三维存储单元，其特征在于，所述非易失性存储芯片通过所述三维异质集成结构与所述接口芯片三维堆叠连接；所述非易失性存储芯片包括第三存储阵列和第四存储阵列，所述通信协议电路通过第三三维异质集成结构与所述第三存储阵列电连接，所述逻辑电路通过第四三维异质集成结构与所述第四存储阵列电连接；所述通信协议电路的正投影落入所述第三存储阵列正投影的范围内，所述逻辑电路的正投影落入所述第四存储阵列正投影的范围内。5.根据权利要求2所述的非易失三维存储单元，其特征在于，所述逻辑电路包括固定逻辑电路和可编程逻辑电路中至少之一。6.根据权利要求2所述的非易失三维存储单元，其特征在于，所述逻辑电路的数量为多个，多个所述逻辑电路围绕所述通信协议电路设置。7.根据权利要求6所述的非易失三维存储单元，其特征在于，所述接口芯片还包括：路由单元，所述路由单元的正投影落入所述易失性存储芯片正投影的范围内；和，所述路由单元的正投影落入所述非易失性存储芯片正投影的范围内；多个所述逻...
【专利技术属性】
技术研发人员：左丰国，周骏，侯彬，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。