共集成的高压(HV)和中压(MV)场效应晶体管与防缺陷结构制造技术

本发明专利技术涉及共集成的高压(HV)和中压(MV)场效应晶体管与防缺陷结构。本公开涉及半导体结构，更具体地涉及共集成的高压和中压器件与防缺陷结构以及制造方法。该结构包括：集成在单个衬底中的绝缘体上半导体(SOI)区域和体区域；位于体区域中的至少一个有源器件；位于SOI区域中的至少一个有源器件；以及位于SOI区域的边界处的防缺陷结构。的边界处的防缺陷结构。的边界处的防缺陷结构。

【技术实现步骤摘要】
共集成的高压(HV)和中压(MV)场效应晶体管与防缺陷结构


[0001]本公开涉及半导体结构，更具体地涉及共集成的高压和中压器件与防缺陷结构以及制造方法。

技术介绍

[0002]包括全耗尽型SOI(FDSOI)或射频SOI(RFSOI)的绝缘体上硅(SOI)衬底用于各种集成电路(IC)应用。SOI衬底包括通过掩埋氧化物(BOX)与体衬底分隔开的薄表面结晶层或硅层。
[0003]通常，IC应用包括高压(HV)晶体管，例如扩展漏极金属氧化物半导体(EDMOS)晶体管。然而，SOI衬底的薄表面衬底不适合提供高压晶体管，例如EDMOS。这导致难以在SOI衬底上集成HV晶体管与其他器件(例如SOI器件)。例如，用于在SOI衬底上集成HV晶体管的传统技术需要执行复杂的处理以使这些HV晶体管与其他器件兼容。但复杂的处理导致成本增加。此外，当形成用于HV或中压(MV)晶体管的栅极氧化物时，由于氧扩散，这种集成方案会导致SOI器件的有源Si区域(例如沟道区)中的缺陷。

技术实现思路

[0004]在本公开的一方面，一种结构包括：集成在单个衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：集成在单个衬底中的绝缘体上半导体SOI区域和体区域；位于所述体区域中的至少一个有源器件；位于所述SOI区域中的至少一个有源器件；以及位于所述SOI区域的边界处的防缺陷结构。2.根据权利要求1所述的结构，其中所述防缺陷结构包括在浅沟槽隔离结构内延伸的体半导体材料。3.根据权利要求2所述的结构，其中所述体半导体材料延伸穿过所述浅沟槽隔离结构并到达所述SOI区域和所述体区域的相同半导体材料。4.根据权利要求3所述的结构，其中所述体半导体材料是体Si材料。5.根据权利要求1所述的结构，还包括位于所述SOI区域和所述体区域之间的浅沟槽隔离结构。6.根据权利要求1所述的结构，其中所述防缺陷结构包括氧化的鸟嘴。7.根据权利要求1所述的结构，其中所述防缺陷结构包括围绕所述SOI区域的保护环。8.根据权利要求1所述的结构，其中所述防缺陷结构包括围绕所述体区域的保护环。9.根据权利要求1所述的结构，其中所述体区域中的所述至少一个器件包括至少一个高压晶体管，并且所述防缺陷结构包括围绕所述至少一个高压晶体管的保护环。10.根据权利要求1所述的结构，其中所述体区域中的所述至少一个器件包括至少一个中压晶体管，并且所述防缺陷结构包括围绕所述至少一个中压晶体管的保护环。11.根据权利要求1所述的结构，其中所述体区域中的所述至少一个器件包括至少一个中压晶体管和至少一个高压晶体管，并且所述防缺陷结构包括围绕所述至少一个中压晶体管和所述至少一...

【专利技术属性】
技术研发人员：吴楠，
申请(专利权)人：格芯德累斯顿第一模数有限责任及两合公司，
类型：发明
国别省市：