一种激励信号的处理方法及装置、电子设备、存储介质制造方法及图纸

本发明专利技术实施例公开一种激励信号的处理方法及装置、电子设备、存储介质，涉及集成电路验证术领域，能够提高激励信号对不同被验证的电路模块的适应性，大大提高对不同被验证电路模块的验证效率。所述方法包括：将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号；所述缓存激励信号依据逻辑电平的变化被划分为至少一个信号区段；响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号；根据所述已处理信号生成目标激励信号。根据所述已处理信号生成目标激励信号。根据所述已处理信号生成目标激励信号。

【技术实现步骤摘要】
一种激励信号的处理方法及装置、电子设备、存储介质


[0001]本专利技术涉及集成电路验证
，尤其涉及一种激励信号的处理方法及装置、电子设备、存储介质。

技术介绍

[0002]在集成电路领域，芯片设计在流片前需要在验证平台进行验证，以保证芯片设计的正确性。在验证中，验证平台需要向被验证的电路模块提供各种激励。因被验证的电路模块的不同，这些激励可能具有不同的脉冲类型(例如正脉冲、负脉冲等)、不同的脉冲宽度、不同的延迟需求等。
[0003]然而，即便对于设计好的激励信号，也可能由于温度、干扰等原因，使激励信号产生变化，例如，由于温度升高，CPU(Central Processing Unit，中央处理器)频率加快，可能导致激励信号的频率加快，脉宽变窄，由于干扰使电平抖动，也可能会出现过窄的脉冲等。在这种情况下，如果要求被验证的电路模块对于每个脉冲都做出响应，则该电路模块可能会过于频繁响应，且不会产生有实际效果的输出信号，从而增加了电路模块的功耗和无效应答。为此，可以对过窄的脉冲进行过滤。然而，被验证的电路模块多种多样，所需的激励脉冲的脉冲类型、脉冲宽度、延迟需求也各有不同，因此，相关技术中，只能分别针对每个被验证的电路模块开发对应的仿真参考模型(Reference model)以便进行验证，效率低下。
[0004]如何提高对不同被验证的电路模块的验证效率，相关技术中尚无有效的解决方案。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种激励信号的处理方法及装置、电子设备、存储介质，能够有效提高激励信号对不同被验证的电路模块的适应性，大大提高对不同被验证电路模块的验证效率。
[0006]第一方面，本专利技术实施例提供一种激励信号的处理方法，包括：将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号，所述缓存区用于保存预设时钟周期数的所述缓存激励信号；所述缓存激励信号依据逻辑电平的变化被划分为至少一个信号区段，同一所述信号区段内的缓存激励信号连续且具有相同的逻辑电平；响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号，其中，所述完整区段为连续处于同一逻辑电平的缓存激励信号的起点和终点均保存在所述缓存区中的信号区段；所述被调控电平类型包括高电平和低电平中的至少一种，所述第二逻辑电平与所述第一逻辑电平不同；所述预设周期阈值小于所述预设时钟周期数；所述预设周期阈值、所述预设时钟周期数、所述被调控电平类型中的至少一项是可配置的；根据所述已处理信号生成目标激励信号。
[0007]可选的，所述响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：确定在当前时钟周期内，即将存入所述缓存区的当前原始激励信号的逻辑电平；获取所述当前时钟周期的上一个时钟周期内，存入所述缓存区的缓存激励信号的逻辑电平，得到前项缓存激励信号，所述前项缓存激励信号属于第一信号区段，且所述第一信号区段中的缓存激励信号处于所述第一逻辑电平；在所述当前原始激励信号的逻辑电平不等于所述第一逻辑电平的情况下，确定所述第一信号区段为所述完整区段，并进一步确定所述第一逻辑电平持续的时钟周期数是否小于或等于预设周期阈值；在所述第一逻辑电平持续的时钟周期数小于或等于所述预设周期阈值的情况下，将所述第一信号区段中的所述缓存激励信号所处的第一逻辑电平调整为所述第二逻辑电平，得到所述已处理信号。
[0008]可选的，所述方法还包括：在所述当前原始激励信号的逻辑电平等于所述第一逻辑电平的情况下，确定所述第一信号区段为不完整区段，并对所述第一信号区段中所述第一逻辑电平持续的时钟周期数加1。
[0009]可选的，所述将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号之后，所述将所述第一信号区段中的所述第一逻辑电平调整为所述第二逻辑电平，得到已处理信号之前，所述方法还包括：确定所述第一信号区段中所述缓存激励信号所处的所述第一逻辑电平的电平类型。
[0010]可选的，所述确定所述第一信号区段中所述缓存激励信号所处的所述第一逻辑电平的电平类型包括：确定与所述第一信号区段相邻且先于所述第一信号区段的缓存激励信号存入所述缓存区的第二信号区段的缓存激励信号所处的逻辑电平；根据所述第二信号区段的缓存激励信号所处的逻辑电平，确定所述第一信号区段对应的所述第一逻辑电平的电平类型。
[0011]可选的，所述响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：定期检测所述缓存区中除最先进入以及最后进入所述缓存区的缓存激励信号所在的信号区段之外，每个信号区段的缓存激励信号是否处于所述第一逻辑电平，其中，定期检测的检测间隔小于所述预设时钟周期数；确定处于所述第一逻辑电平的各所述信号区段的缓存激励信号持续的时钟周期数；将所述时钟周期数小于或等于所述预设周期阈值的信号区段中、所述缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平，得到所述已处理信号。
[0012]可选的，所述被调控电平类型与所述预设周期阈值具有对应关系，不同的所述被调控电平类型对应的预设周期阈值相等或不等。
[0013]可选的，所述缓存区包括以下至少一种：先进先出缓存区、移位寄存器。
[0014]可选的，所述将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：通过将所述缓存区中存储的缓存激励信号与预设数据进行逻辑运算，将所述完整区段中的缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平。
[0015]可选的，所述通过将所述缓存区中存储的缓存激励信号与预设数据进行逻辑运
算，将所述完整区段中的缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平之前，所述方法还包括：确定所述完整区段在所述缓存区中所处的缓存位置；根据所述缓存位置构造所述预设数据。
[0016]可选的，所述根据所述缓存位置构造所述预设数据包括：根据所述缓存位置，将与所述缓存区大小对应的全1数据进行左移操作和/或右移操作，得到所述预设数据。
[0017]可选的，所述将每个时钟周期下的原始激励信号依次存入缓存区之前，所述方法还包括：接收参数配置指令；根据所述参数配置指令，配置所述预设时钟周期数、所述被调控电平类型及所述预设周期阈值。
[0018]第二方面，本专利技术的实施例还提供一种激励信号的处理装置，包括：存入单元，用于将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号，所述缓存区用于保存预设时钟周期数的所述缓存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种激励信号的处理方法，其特征在于，包括：将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号，所述缓存区用于保存预设时钟周期数的所述缓存激励信号；所述缓存激励信号依据逻辑电平的变化被划分为至少一个信号区段，同一所述信号区段内的缓存激励信号连续且具有相同的逻辑电平；响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号，其中，所述完整区段为连续处于同一逻辑电平的缓存激励信号的起点和终点均保存在所述缓存区中的信号区段；所述被调控电平类型包括高电平和低电平中的至少一种，所述第二逻辑电平与所述第一逻辑电平不同；所述预设周期阈值小于所述预设时钟周期数；所述预设周期阈值、所述预设时钟周期数、所述被调控电平类型中的至少一项是可配置的；根据所述已处理信号生成目标激励信号。2.根据权利要求1所述的方法，其特征在于，所述响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：确定在当前时钟周期内，即将存入所述缓存区的当前原始激励信号的逻辑电平；获取所述当前时钟周期的上一个时钟周期内，存入所述缓存区的缓存激励信号的逻辑电平，得到前项缓存激励信号，所述前项缓存激励信号属于第一信号区段，且所述第一信号区段中的缓存激励信号处于所述第一逻辑电平；在所述当前原始激励信号的逻辑电平不等于所述第一逻辑电平的情况下，确定所述第一信号区段为所述完整区段，并进一步确定所述第一逻辑电平持续的时钟周期数是否小于或等于预设周期阈值；在所述第一逻辑电平持续的时钟周期数小于或等于所述预设周期阈值的情况下，将所述第一信号区段中的所述缓存激励信号所处的第一逻辑电平调整为所述第二逻辑电平，得到所述已处理信号。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：在所述当前原始激励信号的逻辑电平等于所述第一逻辑电平的情况下，确定所述第一信号区段为不完整区段，并对所述第一信号区段中所述第一逻辑电平持续的时钟周期数加1。4.根据权利要求2所述的方法，其特征在于，所述将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号之后，所述将所述第一信号区段中的所述第一逻辑电平调整为所述第二逻辑电平，得到已处理信号之前，所述方法还包括：确定所述第一信号区段中所述缓存激励信号所处的所述第一逻辑电平的电平类型。5.根据权利要求4所述的方法，其特征在于，所述确定所述第一信号区段中所述缓存激励信号所处的所述第一逻辑电平的电平类型包括：确定与所述第一信号区段相邻且先于所述第一信号区段的缓存激励信号存入所述缓存区的第二信号区段的缓存激励信号所处的逻辑电平；
根据所述第二信号区段的缓存激励信号所处的逻辑电平，确定所述第一信号区段对应的所述第一逻辑电平的电平类型。6.根据权利要求1所述的方法，其特征在于，所述响应于所述信号区段中存在至少一个完整区段，任一所述完整区段的缓存激励信号所处的第一逻辑电平属于预设的被调控电平类型，且所述第一逻辑电平持续的时钟周期数小于或等于预设周期阈值，将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：定期检测所述缓存区中除最先进入以及最后进入所述缓存区的缓存激励信号所在的信号区段之外，每个信号区段的缓存激励信号是否处于所述第一逻辑电平，其中，定期检测的检测间隔小于所述预设时钟周期数；确定处于所述第一逻辑电平的各所述信号区段的缓存激励信号持续的时钟周期数；将所述时钟周期数小于或等于所述预设周期阈值的信号区段中、所述缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平，得到所述已处理信号。7.根据权利要求1所述的方法，其特征在于，所述被调控电平类型与所述预设周期阈值具有对应关系，不同的所述被调控电平类型对应的预设周期阈值相等或不等。8.根据权利要求1所述的方法，其特征在于，所述缓存区包括以下至少一种：先进先出缓存区、移位寄存器。9.根据权利要求1至8中任一项所述的方法，其特征在于，所述将所述第一逻辑电平调整为第二逻辑电平，得到已处理信号包括：通过将所述缓存区中存储的缓存激励信号与预设数据进行逻辑运算，将所述完整区段中的缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平。10.根据权利要求9所述的方法，其特征在于，所述通过将所述缓存区中存储的缓存激励信号与预设数据进行逻辑运算，将所述完整区段中的缓存激励信号所处的所述第一逻辑电平调整为所述第二逻辑电平之前，所述方法还包括：确定所述完整区段在所述缓存区中所处的缓存位置；根据所述缓存位置构造所述预设数据。11.根据权利要求10所述的方法，其特征在于，所述根据所述缓存位置构造所述预设数据包括：根据所述缓存位置，将与所述缓存区大小对应的全1数据进行左移操作和/或右移操作，得到所述预设数据。12.根据权利要求1至8中任一项所述的方法，其特征在于，所述将每个时钟周期下的原始激励信号依次存入缓存区之前，所述方法还包括：接收参数配置指令；根据所述参数配置指令，配置所述预设时钟周期数、所述被调控电平类型及所述预设周期阈值。13.一种激励信号的处理装置，其特征在于，包括：存入单元，用于将每个时钟周期下的原始激励信号依次存入缓存区，得到缓存激励信号，所述缓存区用于保存预设时钟周期数的...

【专利技术属性】
技术研发人员：郑涛，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：