基于p-InGaN/GaN超晶格结构的增强型GaN器件及其制备方法技术

本发明专利技术公开了一种基于p

【技术实现步骤摘要】
基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件及其制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件及其制备方法。

技术介绍

[0002]随着半导体技术的发展，以氮化镓(GaN)为代表的宽带隙半导体材料在大到航空航天电源、小到民用电器等领域得到了广泛应用。虽然与工业上早己十分成熟的Si半导体器件相比，GaN不论在材料还是工艺成本上都要高出很多，但是GaN基电力电子器件高击穿电场、高输出功率密度、低开关功率损耗也是传统的Si基器件难以企及的。大力发展以GaN为代表的宽禁带半导体将成为突破传统半导体限制，提高芯片击穿电压和功率转换效率的关键。氮化镓高电子迁移率晶体管(HEMTs)在下一代高功率、高频开关应用中显示出巨大的前景。
[0003]为了满足实际应用中的故障安全要求，具有常关功能的增强型器件至关重要。增强型器件，在零偏置的状态下是关断的即在非工作状态下不需要负栅极电压驱动，这一方面可以很大程度上降低电路的额外功率损耗，这是高速开关电路中必不可少的，同时增强型器件的使用也可以简化电路的设计。为了实现增强型GaN器件，业界已有多种制造方法，如槽栅增强型器件、氟离子注入增强型器件、共源共栅增强型器件、p
‑
GaN栅增强型器件。在这些结构中，p
‑
GaN栅增强型HEMT因其良好的性能、可靠性和制造能力而备受关注，其常规结构如图1所示。
[0004]然而，目前针对p
‑
GaN栅增强型器件的研究仍然存在一些问题需要进一步优化，如p型掺杂激活率较低、Mg在高温激活过程中的扩散问题，将导致阈值电压偏低，同时引起可靠性问题，阻碍了p
‑
GaN栅增强型器件的进一步应用。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]第一方面，本专利技术提供了一种基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，自下而上依次包括：衬底、缓冲层、第一UID
‑
GaN层、势垒层，所述势垒层的左右两侧上表面设有源电极和漏电极；其中，
[0007]所述源电极和所述漏电极中间的势垒层上依次向上设有第二UID
‑
GaN层、p
‑
InGaN/GaN超晶格层以及栅电极；
[0008]所述第一UID
‑
GaN层的部分上表面、所述势垒层以及所述p
‑
InGaN/GaN超晶格层上均设有钝化层；
[0009]所述源电极、漏电极以及栅电极上均设有互连金属。
[0010]在本专利技术的一个实施例中，所述势垒层的材料为AlGaN，厚度为10～20nm；其中，Al的组分为15％～25％。
[0011]在本专利技术的一个实施例中，所述第二UID
‑
GaN层的厚度为5～10nm。
[0012]在本专利技术的一个实施例中，所述p
‑
InGaN/GaN超晶格层包括若干上下交替排列的p
‑
InGaN层和p
‑
GaN层；其中，
[0013]每个p
‑
InGaN层的厚度为1～2nm，In组分为5％～10％；
[0014]每个p
‑
GaN层的厚度为5～10nm。
[0015]在本专利技术的一个实施例中，所述p
‑
InGaN/GaN超晶格层的厚度为72～96nm。
[0016]在本专利技术的一个实施例中，所述p
‑
InGaN层和所述p
‑
GaN层均采用Mg掺杂，掺杂浓度为1
×
10
19
～5
×
10
19
cm
‑3。
[0017]在本专利技术的一个实施例中，所述p
‑
InGaN/GaN超晶格层和所述栅电极之间还包括n
‑
GaN层。
[0018]在本专利技术的一个实施例中，所述n
‑
GaN层的厚度为30～50nm，且采用Si掺杂，掺杂浓度为1
×
10
16
～5
×
10
16
cm
‑3。
[0019]第二方面，本专利技术提供了一种基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件的制备方法，包括：
[0020]步骤1：在衬底上依次外延GaN缓冲层、第一UID
‑
GaN、AlGaN势垒层、第二UID
‑
GaN以及p
‑
InGaN/GaN超晶格层，得到GaN外延片；
[0021]步骤2：对所述GaN外延片进行刻蚀，以形成器件的栅区，再次进行台面刻蚀，以形成器件隔离；
[0022]步骤3：在器件两侧源漏区制备源电极和漏电极，并在所述p
‑
InGaN/GaN超晶格层上制备栅电极；
[0023]步骤4：在整个样品表面生长钝化层；
[0024]步骤5：在所述源电极、漏电极以及栅电极上淀积金属，以形成互连金属，从而完成器件的制备。
[0025]在本专利技术的一个实施例中，在步骤1之后，步骤2之前，还包括：
[0026]步骤x：在所述p
‑
InGaN/GaN超晶格层上外延n
‑
GaN层。
[0027]本专利技术的有益效果：
[0028]1、本专利技术一方面在AlGaN势垒层上生长了一层UID
‑
GaN，降低了杂质散射对载流子迁移率的影响，提高了空穴迁移率，且UID
‑
GaN与AlGaN极化形成二维空穴气，增加了空穴浓度，提高了器件阈值电压；另一方面在GaN层上增加了一层p
‑
InGaN/GaN超晶格层，降低了Mg杂质的激活能，获得了高浓度空穴，进一步提高了器件阈值电压；同时，UID
‑
GaN层抑制了p
‑
InGaN/GaN超晶格层中Mg离子向底层材料的扩散，提高了器件可靠性，为实现高性能GaN基电力电子器件和集成电路夯实基础；
[0029]2、本专利技术还通过在p
‑
InGaN/GaN超晶格层上生长一层n
‑
GaN，抑制了栅漏电，提高了正向栅压摆幅。
[0030]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0031]图1是现有技术提供的一种p
‑
GaN栅增强型HEMT结构示意图；
[0032]图2是本专利技术实施例提供的一种基于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，其特征在于，自下而上依次包括：衬底(1)、缓冲层(2)、第一UID
‑
GaN层(3)、势垒层(4)，所述势垒层(4)的左右两侧上表面设有源电极(7)和漏电极(8)；其中，所述源电极(7)和所述漏电极(8)中间的势垒层(4)上依次向上设有第二UID
‑
GaN层(5)、p
‑
InGaN/GaN超晶格层(6)以及栅电极(9)；所述第一UID
‑
GaN层(3)的部分上表面、所述势垒层(4)以及所述p
‑
InGaN/GaN超晶格层(6)上均设有钝化层(10)；所述源电极(7)、漏电极(8)以及栅电极(9)上均设有互连金属(11)。2.根据权利要求1所述的基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，其特征在于，所述势垒层(4)的材料为AlGaN，厚度为10～20nm；其中，Al的组分为15％～25％。3.根据权利要求1所述的基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，其特征在于，所述第二UID
‑
GaN层(5)的厚度为5～10nm。4.根据权利要求1所述的基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，其特征在于，所述p
‑
InGaN/GaN超晶格层(6)包括若干上下交替排列的p
‑
InGaN层和p
‑
GaN层；其中，每个p
‑
InGaN层的厚度为1～2nm，In组分为5％～10％；每个p
‑
GaN层的厚度为5～10nm。5.根据权利要求4所述的基于p
‑
InGaN/GaN超晶格结构的增强型GaN器件，其特征在于，所述p
‑
InGaN/GaN超晶格层(6)的厚度为72～96nm。6.根据权利要求4所述的基于p
‑
InGaN/GaN超晶格结构的增强型Ga...

【专利技术属性】
技术研发人员：张苇杭，樊昱彤，张进成，刘茜，付李煜，黄韧，许国富，文钰，郝跃，张晓东，
申请(专利权)人：西安电子科技大学广州研究院，
类型：发明
国别省市：