LDMOSFET晶体管的制作方法及LDMOSFET晶体管技术

本发明专利技术涉及半导体领域，提供一种LDMOSFET晶体管的制作方法及LDMOSFET晶体管。所述方法包括：在硅衬底上形成第二掺杂类型的埋层，在第二掺杂类型的埋层上进行第一次外延掺杂形成第二掺杂类型的第一外延层；在第一外延层上进行第二次外延掺杂形成第一掺杂类型的第二外延层；对第一掺杂类型的第二外延层进行刻蚀去除第一部分的第二外延层，余留的第二部分的第二外延层构成第一掺杂类型的体区；在去除第一部分的第二外延层的区域进行第三次外延掺杂形成第二掺杂类型的漂移区；在漂移区内形成浅槽隔离区；形成源漏区和栅极结构。本发明专利技术采用三次外延掺杂工艺形成高压PN结，降低工艺难度和制作成本，提高器件的可靠性。提高器件的可靠性。提高器件的可靠性。

【技术实现步骤摘要】
LDMOSFET晶体管的制作方法及LDMOSFET晶体管


[0001]本专利技术涉及半导体领域，具体地涉及一种LDMOSFET晶体管的制作方法以及一种LDMOSFET晶体管。

技术介绍

[0002]LDMOSFET（Lateral Double
‑
diffused MOSFET，横向双扩散金属氧化物半导体场效应管）晶体管是一种高压器件，通常其耐压可达到800V甚至更高。对于LDMOSFET，击穿电压和导通电阻是两个重要的指标，高击穿电压意味着耐压更高，低导通电阻意味着晶体管的总面积更小，但高击穿电压和低导通电阻两者存在矛盾关系。
[0003]现有技术中实现高击穿电压的方式是：在P型掺杂的衬底上通过离子注入形成N型掺杂的深高压阱，从而形成高压PN结。为了减小器件的导通电阻，通常还需要在高压阱内通过离子注入形成P型掺杂的降场层（降低表面电场）。但是，现有技术存在以下缺点：形成深高压阱的离子注入能量很高，对离子注入设备的要求非常高，并且对离子注入之前的光刻工艺要求也很高，整体工艺难以控制。
专利技术内容
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOSFET晶体管的制作方法，其特征在于，所述方法包括：在第一掺杂类型的硅衬底上形成第二掺杂类型的埋层，在第二掺杂类型的埋层上进行第一次外延掺杂形成第二掺杂类型的第一外延层；在第一外延层上进行第二次外延掺杂形成第一掺杂类型的第二外延层；对第一掺杂类型的第二外延层进行刻蚀处理，选择性去除第一部分的第二外延层，以使余留的第二部分的第二外延层构成第一掺杂类型的体区；在第一外延层上的去除第一部分的第二外延层的区域进行第三次外延掺杂形成第二掺杂类型的第三外延层，第二掺杂类型的第三外延层与第一掺杂类型的体区相接，以使第二掺杂类型的第三外延层构成第二掺杂类型的漂移区；在第二掺杂类型的漂移区内形成浅槽隔离区；形成源漏区和栅极结构。2.根据权利要求1所述的LDMOSFET晶体管的制作方法，其特征在于，所述第一掺杂类型的体区的杂质浓度呈梯度分布，所述第一掺杂类型的体区的表面区域的杂质浓度低于靠近所述第一外延层的区域的杂质浓度；所述第二掺杂类型的漂移区的杂质浓度呈梯度分布，所述第二掺杂类型的漂移区的表面区域的杂质浓度低于靠近所述第一掺杂类型的体区的区域的杂质浓度。3.根据权利要求1所述的LDMOSFET晶体管的制作方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型；所述第一掺杂类型的硅衬底为P型硅衬底，所述第二掺杂类型的埋层为N型埋层，所述第二掺杂类型的第一外延层为N型第一外延层；所述第一掺杂类型的第二外延层为P型第二外延层，所述第一掺杂类型的体区为P型体区，所述第二掺杂类型的漂移区为N型漂移区。4.根据权利要求3所述的LDMOSFET晶体管的制作方法，其特征在于，所述对第一掺杂类型的第二外延层进行刻蚀处理，包括：采用化学气相沉积法在所述P型第二外延层上沉积形成氧化层；在所述氧化层上涂覆光刻胶，对涂覆光刻胶的P型第二外延层进行光刻处理；采用干法刻蚀法对所述P型第二外延层进行刻蚀处理。5.根据权利要求4所述的LDMOSFET晶体管的制作方法，其特征在于，所述方法还包括：在形成N型漂移区之后，采用湿法刻蚀法去除所述氧化层，对所述N型漂移区和所述P型体区进行平坦化处理。6.根据权利要求3所述的LDMOSFET晶体管的制作方法，其特征在于，所述在第二掺杂类型的漂移区内形成浅槽隔离区，包括：在N型漂移区上沉积形成氮化硅层；在所述氮化硅层上形成图形化的掩膜；根据掩膜刻蚀N型漂移区形成沟槽；在所述沟槽中填充二氧化硅之后进行平坦化处理，填充后的沟槽构成浅槽隔离区。7.根据权利要求3所述的LDMOSFET晶体管的制作方法，其特...

【专利技术属性】
技术研发人员：余山，赵东艳，王于波，陈燕宁，付振，刘芳，王凯，吴波，邓永峰，刘倩倩，郁文，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：