集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法技术

本发明专利技术提供一种集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法，利用刻蚀工艺形成的凹槽来定义氮化硅波导的位置和尺寸，之后通过化学机械抛光将多余的氮化硅移除，凹槽内的氮化硅形成光波导，因此本发明专利技术氮化硅波导的制备能够与包含硅光调制器和锗硅探测器的硅光集成芯片制作工艺相兼容，并且可以灵活控制氮化硅波导和硅波导之间的距离，从而实现硅波导与氮化硅波导之间可控的耦合强度和耦合损耗；利用底层的硅波导和上层的氮化硅波导，可以组合设计多种性能更好的无源器件，比如更低耦合损耗的耦合器、更低传输损耗的波导等等。等。等。

【技术实现步骤摘要】
集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法


[0001]本专利技术属于光通信和集成光学
，尤其涉及一种集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法。

技术介绍

[0002]近年来，硅基光子集成被视为大带宽、低功耗及低成本光互连的理想解决方案之一。基于硅光子技术的硅基光电集成芯片可集成多路高速调制器、探测器、波束分束/合束器、波分复用/解复用等器件，可满足大容量通信，高速光互连等需求。但是，硅基光电集成芯片在性能上也有一定的局限性，比如：硅材料受双光子吸收以及自由载流子吸收效应的影响，较难承受较大的光功率，从而限制了集成芯片的输入光功率；硅光波导的传输损耗略高，导致片上损耗较大，尤其是波导较长且面积较大的集成芯片损耗更大；硅材料的热光系数较大，因此硅基波分复用/解复用等器件的性能容易受到温度的影响。
[0003]为解决上述技术问题，本领域技术人员提出使用氮化硅材料制作无源器件，其耐受大光功率的特性比硅高，波导传输损耗更低，并且其热光系数也仅是硅材料的五分之一左右。用氮化硅材料制作的无源光波导器件具备更高的光功率耐受性，更低的光波导传输损耗，并且具有温度不敏感的特性。然而，氮化硅材料较难制作调制器和探测器等高速有源器件，导致氮化硅基的集成芯片使用场景受限。
[0004]目前在硅基平台上制作氮化硅波导一般有两种方式，第一种是低压化学气相沉积法(LPCVD，LowPressure Chemical Vapor Deposition)，LPCVD法需要温度较高，一般在600
‑/>800℃，与硅基无源器件集成比较容易，但与硅基高速有源器件进行集成时具有较大的工艺实现困难，比如可能对硅基调制器和锗硅探测器的制作带来明显不利影响；另一种方式是等离子体增强化学的气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)，其需要的温度较低，一般在200
‑
400℃，在此沉积温度下对硅基调制器和锗硅探测器的制作无明显影响，然而PECVD属于后道工艺，导致氮化硅波导与硅波导之间的最小距离过大，例如在500nm以上，这不利于光场在硅波导与氮化硅波导之间实现低损耗地转换，进而降低了集成芯片的性能。

技术实现思路

[0005]为解决上述技术问题，本专利技术提供一种集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0006]本专利技术采用如下技术方案：
[0007]本专利技术提供一种集成硅光调制器和锗硅探测器的硅光集成芯片，包括：SOI晶圆以及沉积在所述SOI晶圆上的层间介质，所述层间介质上刻蚀有凹槽，所述凹槽内沉积有氮化硅波导。
[0008]进一步的，所述SOI晶圆上还设置有硅光调制器的PN结与硅波导以及锗硅探测器的锗层，所述层间介质覆盖于所述硅光调制器的PN结与硅波导以及所述锗硅探测器的锗层。
[0009]进一步的，所述凹槽位于所述硅光调制器的硅波导的上方。
[0010]本专利技术还提供一种集成硅光调制器和锗硅探测器的硅光集成芯片的制备方法，包括：刻蚀层间介质以形成凹槽；在所述层间介质上沉积氮化硅材料，使氮化硅覆盖于所述凹槽；研磨去除所述凹槽以外的氮化硅材料，以使得位于所述凹槽内的氮化硅形成氮化硅波导。
[0011]其中，该方法之前还包括：在SOI晶圆上制作硅光调制器的PN结与硅波导，并完成锗硅探测器的锗层生长；沉积出所述层间介质并做化学机械抛光。
[0012]其中，所述凹槽刻蚀在所述硅光调制器的硅波导的上方。
[0013]其中，在所述氮化硅波导形成之后还包括：沉积一定厚度的二氧化硅，且沉积的二氧化硅层覆盖于所述硅光调制器的PN结与硅波导、所述锗硅探测器的锗层以及所述氮化硅波导。
[0014]其中，利用CMOS工艺在所述SOI晶圆上制作所述硅光调制器的PN结与硅波导，并完成所述锗硅探测器的锗层生长；使用等离子体增强化学的气相沉积法在所述层间介质上沉积氮化硅材料。
[0015]本专利技术所带来的有益效果：利用刻蚀工艺形成的凹槽来定义氮化硅波导的位置和尺寸，之后通过化学机械抛光将多余的氮化硅移除，凹槽内的氮化硅形成光波导，因此本专利技术氮化硅波导的制备能够与包含硅光调制器和锗硅探测器的硅光集成芯片制作工艺相兼容，并且可以灵活控制氮化硅波导和硅波导之间的距离，从而实现硅波导与氮化硅波导之间可控的耦合强度和耦合损耗；利用底层的硅波导和上层的氮化硅波导，可以组合设计多种性能更好的无源器件，比如更低耦合损耗的耦合器、更低传输损耗的波导等等。
附图说明
[0016]图1是本专利技术硅光集成芯片的结构示意图；
[0017]图2是本专利技术的硅光集成芯片制备方法在完成步骤二后的芯片截面示意图；
[0018]图3是本专利技术的硅光集成芯片制备方法在完成步骤三后的芯片截面示意图；
[0019]图4是本专利技术的硅光集成芯片制备方法在完成步骤四后的芯片截面示意图；
[0020]图5是本专利技术的硅光集成芯片制备方法在完成步骤五后的芯片截面示意图；
[0021]图6是本专利技术的硅光集成芯片制备方法在完成步骤六后的芯片截面示意图。
具体实施方式
[0022]以下描述和附图充分地展示出本专利技术的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。
[0023]在一些说明性的实施例中，如图1所示，本专利技术提供一种集成硅光调制器和锗硅探测器的硅光集成芯片，包括：SOI晶圆1。
[0024]SOI晶圆1上设置利用CMOS工艺制作的硅光调制器2的PN结201与硅波导202以及锗硅探测器3的锗层301。完成PN结201、硅波导202以及锗层301的制备后，SOI晶圆1上沉积出层间介质4，即层间介质4沉积在SOI晶圆1上，且层间介质4覆盖于PN结201、硅波导202以及锗层301。
[0025]层间介质4是电绝缘层，充当两层导电金属或者相邻金属线条之间的隔离膜，通常采用介电常数为3.9～4.0的二氧化硅材料。
[0026]层间介质4上刻蚀有凹槽。刻蚀完成后，使用等离子体增强化学的气相沉积法在层间介质4上沉积氮化硅材料，使得氮化硅沉积凹槽内，因此凹槽内沉积的氮化硅形成氮化硅波导5。本专利技术利用刻蚀工艺形成的凹槽来定义氮化硅波导5的位置和尺寸，且本专利技术的凹槽刻蚀在硅光调制器的硅波导202的上方，可以灵活控制氮化硅波导5和硅波导202之间的距离，从而实现硅波导202和氮化硅波导5之间可控的耦合强度和耦合损耗。利用底层的硅波导2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成硅光调制器和锗硅探测器的硅光集成芯片，其特征在于，包括：SOI晶圆以及沉积在所述SOI晶圆上的层间介质，所述层间介质上刻蚀有凹槽，所述凹槽内沉积有氮化硅波导。2.根据权利要求1所述的一种集成硅光调制器和锗硅探测器的硅光集成芯片，其特征在于，所述SOI晶圆上还设置有硅光调制器的PN结与硅波导以及锗硅探测器的锗层，所述层间介质覆盖于所述硅光调制器的PN结与硅波导以及所述锗硅探测器的锗层。3.根据权利要求2所述的一种集成硅光调制器和锗硅探测器的硅光集成芯片，其特征在于，所述凹槽位于所述硅光调制器的硅波导的上方。4.一种集成硅光调制器和锗硅探测器的硅光集成芯片的制备方法，其特征在于，包括：刻蚀层间介质以形成凹槽；在所述层间介质上沉积氮化硅材料，使氮化硅覆盖于所述凹槽；研磨去除所述凹槽以外的氮化硅材料，以使得位于所述凹槽内的氮化硅形成氮化硅波导。5.根据权利要求4所述的一种集成硅光调制器和锗硅探测器的...

【专利技术属性】
技术研发人员：刘亚东，苏宗一，蔡鹏飞，
申请(专利权)人：NANO科技北京有限公司，
类型：发明
国别省市：