用于通过调整虚设字线的电压而降低编程干扰的方法和存储器技术

一种存储器包括上堆叠体和下堆叠体。上堆叠体包括第一上虚设字线。下堆叠体包括第一下虚设字线。一种用于降低存储器的编程干扰的方法包括调整施加至第一上虚设字线的第一上偏置电压和/或第一上虚设字线的第一上阈值电压，以调整第一上偏置电压与第一上阈值电压之间的第一差值；以及调整施加至第一下虚设字线的第一下偏置电压和/或第一下虚设字线的第一下阈值电压，以调整第一下偏置电压与第一下阈值电压之间的第二差值。值电压之间的第二差值。值电压之间的第二差值。

【技术实现步骤摘要】
用于通过调整虚设字线的电压而降低编程干扰的方法和存储器
[0001]本申请是针对申请日为2019年12月09日，申请号为201980003629.2，专利技术名称为用于通过调整虚设字线的电压而降低编程干扰的方法和存储器的专利的分案申请。


[0002]本公开涉及用于降低编程干扰的方法和存储器，更具体而言，涉及用于通过调整虚设字线的电压而降低编程干扰的方法和存储器。

技术介绍

[0003]为了提高存储器的容量，开发出了具有三维结构的存储器。例如，当前可获得三维堆叠NAND闪速存储器。
[0004]存储器的三维结构可以包括多个层，从而在同一区域上存储更多数据。这一解决方案被证明对于提高存储器的容量是有效的。
[0005]然而，在提高层数时，编程干扰将变得更加严重。编程干扰将导致存储器编程的更高故障率。因而，在本领域需要一种用于在操作三维存储器时降低编程干扰的解决方案。

技术实现思路

[0006]实施例公开了一种降低存储器的编程干扰的方法，所述存储器包括上堆叠体和下堆叠体，所述上堆叠体形成于所述下堆叠体上方，所述上堆叠体包括第一上虚设字线，所述下堆叠体包括第一下虚设字线，所述方法包括：
[0007]向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；
[0008]向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
[0009]调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
[0010]另一实施例包括一种存储器，包括：
[0011]上堆叠体，所述上堆叠体包括第一上虚设字线；
[0012]下堆叠体，所述下堆叠体包含第一下虚设字线；其中，所述上堆叠体形成于所述下堆叠体上方；
[0013]以及耦合在所述第一上虚设字线和所述第一下虚设字线的控制电路；其中，
[0014]所述控制电路被配置为：向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；以及向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；
[0015]调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。
[0016]对于本领域技术人员而言，在阅读了下文对通过各幅附图例示的优选实施例的详
细描述之后，本专利技术的这些和其他目标无疑将变得显而易见。
附图说明
[0017]图1示出了根据实施例的存储器。
[0018]图2示出了用于降低图1的存储器的编程干扰的方法的流程图。
[0019]图3示出了根据另一实施例的存储器。
[0020]图4是用于降低图3的存储器的编程干扰的方法的流程图。
[0021]图5示出了根据另一实施例的存储器。
[0022]图6示出了用于降低图5的存储器的编程干扰的方法的流程图。
[0023]图7示出了根据另一实施例的存储器。
[0024]图8是用于降低图7的存储器的编程干扰的方法的流程图。
[0025]图9是控制图7的存储器的波形。
[0026]图10是根据另一实施例的控制图7的存储器的波形。
[0027]图11到图14示出了根据不同实施例的存储器。
具体实施方式
[0028]在本文中，在使用连词“和/或”将项A和项B连成“A和/或B”时，其表示A、B或者A和B两者。
[0029]图1示出了根据实施例的存储器100。存储器100可以包括上堆叠体110和下堆叠体120。上堆叠体110可以被形成在下堆叠体120上方。存储器100可以进一步包括形成于上堆叠体110和下堆叠体120之间的接头氧化物层155。
[0030]如图1所示，上堆叠体110可以包括第一上虚设字线IDMY_u0，并且下堆叠体120可以包括第一下虚设字线IDMY_l0。
[0031]图2是用于降低图1的存储器100的编程干扰的方法200的流程图。方法200包括至少以下步骤。
[0032]步骤210：调整施加至第一上虚设字线IDMY_u0的第一上偏置电压V_u0和/或第一上虚设字线IDMY_u0的第一上阈值电压Vt_u0，以调整第一上偏置电压V_u0与第一上阈值电压Vt_u0之间的第一差值ΔV_u0；以及
[0033]步骤220：调整施加至第一下虚设字线IDMY_l0的第一下偏置电压V_l0和/或第一下虚设字线IDMY_l0的第一下阈值电压Vt_l0，以调整第一下偏置电压V_l0与第一下阈值电压Vt_l0之间的第二差值ΔV_l0。
[0034]图2只是一个示例，可以按照任何顺序执行图2中的步骤。例如，可以首先执行步骤220。可以同时执行这些步骤。
[0035]步骤210和步骤220中的ΔV_u0和ΔV_l0可以被表达为下述等式：
[0036]ΔV_u0＝V_u0
–
Vt_u0
…
(等式1)；以及
[0037]ΔV_l0＝V_l0
–
Vt_l0
…
(等式2)。
[0038]如步骤210和步骤220中所述，V_u0和/或Vt_u0可以被调整，以调整ΔV_u0。V_l0和/或Vt_l0可以被调整，以调整ΔV_l0。通过将第一差值ΔV_u0和第二差值ΔV_l0调整为尽可能低，可以降低编程干扰。
[0039]如图1所示，字线WLn可以处于第一下虚设字线IDMY_l0以下的第一层。字线WL(n
‑
1)可以处于第一下虚设字线IDMY_l0以下的第二层。字线WL(n
‑
2)到WL0可以处于字线WL(n
‑
1)以下的各层。
[0040]字线WL(n+1)可以处于第一上虚设字线IDMY_u0以上的第一层。字线WL(n+2)可以处于第一上虚设字线IDMY_u0以上的第二层。字线WL(n+3)到WLm可以处于字线WL(n+2)以上的各层。
[0041]就第一差值ΔV_u0和第二差值ΔV_l0的调整而言，在对字线WL(n
‑
1)到WL(n+2)中的字线进行编程时，可以将第一差值ΔV_u0调整为高于阈值TH1。可以将第二差值ΔV_l0调整为高于阈值TH1。换言之，在所述调整之后，ΔV_u0＝V_u0
–
Vt_u0>TH1并且ΔV_l0＝V_l0
–
Vt_l0>TH1。例如，阈值TH1可以为7伏。
[0042]在对字线WL(n+3)到WLm中的字线编程时，第一差值ΔV_u0可以被调整为低于阈值TH2。第二差值ΔV_l0可以被调整为低于阈值TH2。换言之，在所述调整之后，ΔV_u0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对存储器操作的方法，所述存储器包括上堆叠体和下堆叠体，所述上堆叠体形成于所述下堆叠体上方，所述上堆叠体包括第一上虚设字线，所述下堆叠体包括第一下虚设字线，所述方法包括：向所述第一上虚设字线施加第一上偏置电压，使所述第一上偏置电压与连接在所述第一上虚设字线的存储单元的第一上阈值电压之间的差值为第一差值；向所述第一下虚设字线施加第一下偏置电压，使所述第一下偏置电压与连接在所述第一下虚设字线的存储单元的第一下阈值电压之间的差值为第二差值；调整所述第一差值和所述第二差值，以降低对存储器编程的干扰。2.根据权利要求1所述的方法，其中，所述调整所述第一差值，包括：调整所述第一上偏置电压和/或调整所述第一上阈值电压。3.根据权利要求1所述的方法，其中，调整所述第二差值，包括：调整所述第一下偏置电压和/或调整所述第一下阈值电压。4.根据权利要求1所述的方法，其中：所述第一差值被调整为低于阈值；所述第二差值被调整为低于所述阈值。5.根据权利要求1所述的方法，其中：所述第一差值被调整为高于阈值；所述第二差值被调整为高于所述阈值。6.根据权利要求1所述的方法，其中，所述下堆叠体还包括第二下虚设字线；所述方法还包括：向所述第二下虚设字线施加第二下偏置电压，使所述第二下偏置电压与连接在所述第二下虚设字线的存储单元的第二下阈值电压之间的差值为第三差值；调整所述第一差值、所述第二差值、所述第三差值，使所述第一差值与所述第二差值之间的差值处于预定范围内，并且所述第一差值与所述第三差值之间的差值处于所述预定范围内。7.根据权利要求6所述的方法，其中，调整所述第三差值，包括：调整所述第二下偏置电压和/或所述第二下阈值电压。8.根据权利要求6所述的方法，其中：所述第一差值被调整为高于阈值；所述第二差值被调整为低于所述阈值；所述第三差值被调整为低于所述阈值。9.根据权利要求1所述的方法，其中，所述上堆叠体还包括第二上虚设字线，所述方法还包括：向所述第二上虚设字线施加第二上偏置电压，使所述第二上偏置电压与连接在所述第二上虚设字线的存储单元的第二上阈值电压之间的差值为第四差值；调整所述第一差值、第二差值、第四差值，使所述第四差值与所述第一差值之间的差值处于预定范围内，并且所述第四差值与所述第二差值之间的差值处于所述预定范围内。10.根据权利要求9所述的方法，其中，调整所述第四差值，包括：调整所述第二上偏置电压和/或所述第二上阈值电压。
11.根据权利要求9所述的方法，其中：所述第一差值被调整为低于阈值；所述第二差值被调整为低于所述阈值；所述第四差值被调整为高于所述阈值。12.根据权利要求1所述的方法，其中，所述上堆叠体还包括第二上虚设字线，所述下堆叠体还包括第二下虚设字线，所述方法还包括：向所述第二下虚设字线施加第二下偏置电压，使所述第一下偏置电压与连接在所述第二下虚设字线的存储单元的第二下阈值电压之间的差值为第三差值；向所述第二上虚设字线施加第二上偏置电压，使所述第二上偏置电压与连接在所述第二上虚设字线的存储单元的第二上阈值电压之间的差值为第四差值；调整所述第一差值、所述第二差值、所述第三差值、所述第四差值，使所述第四差值与所述第一差值之间的差值处于预定范围内并且所述第四差值与所述第二差值之间的差值处于所述预定范围内，或使所述第四差值与所述第一差值之间的差值处于预定范围内并且所述第四差值与所述第二差值之间的差值处于所述预定范围内。13.根据权利要求12所述的方法，其中：所述第一差值被调整为低于第一阈值；所述第二差值被调整为低于第二阈值；所述第三差值被调整为低于所述第一阈值；所述第四差值被调整为高于所述第二阈值。14.根据权利要求12所述的方法，所述方法...

【专利技术属性】
技术研发人员：宋雅丽，贾建权，游开开，张安，赵向南，崔莹，李姗，李楷威，靳磊，黄雪青，娄猛，张进龙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：