一种消减光罩层数的半导体功率器件制造技术

本实用新型专利技术公开了一种消减光罩层数的半导体功率器件，包括半导体基层，半导体基层包括N+型衬底和N

【技术实现步骤摘要】
一种消减光罩层数的半导体功率器件


[0001]本技术涉及半导体
，特别涉及一种消减光罩层数的半导体功率器件。

技术介绍

[0002]半导体指常温下导电性能介于导体与绝缘体之间的材料。半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用，如二极管就是采用半导体制作的器件。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关联。常见的半导体材料有硅、锗、砷化镓等，硅是各种半导体材料应用中最具有影响力的一种
[0003]现有的高电压、大功率的沟槽型MOS器件产品依然在使用六层光刻甚至八层光刻的制造技术，其成本高、制造周期长、竞争力低。针对以上问题，以下提出一种解决方案。

技术实现思路

[0004]本技术的目的是提供一种消减光罩层数的半导体功率器件，具有工作效率好、制造成本低的优点。
[0005]本技术的上述技术目的是通过以下技术方案得以实现的：
[0006]一种消减光罩层数的半导体功率器件，包括半导体基层，所述半导体基层包括N+型衬底和N
‑
型外延层，且所述N
‑
型外延层位于N+型衬底的上方，所述N
‑
型外延层上开设有安装槽，所述N+型衬底上设有第一P型注入区，且所述安装槽与第一P型注入区相连通，所述N
‑
型外延层的上表面设有N型注入区和第二P型注入区，且所述N型注入区和第二P型注入区上均连接有氧化硅层，且所述氧化硅层与N
‑
型外延层的表面形成有P型扩散区，所述安装槽内设置有多晶硅层，且所述多晶硅层的一端与第一P型注入区相贴合，所述多晶硅层的上端设有若干沟槽，若干所述沟槽内分别设有抗氧化层，且若干所述抗氧化层内均填充有导电层，所述多晶硅层的上端设置有若干极端金属层，若干所述极端金属层的下端均插设于导电层内。
[0007]作为优选，所述多晶硅层由上而下依次包括石英玻璃层、金属层、感光胶层和硅底层。
[0008]作为优选，所述P型扩散区与N+型衬底之间连接有第一寄生电容，且所述第一寄生电容位于N
‑
型外延层内。
[0009]作为优选，所述N+型衬底的底端与第一P型注入区之间连接有第二寄生电容，且所述第二寄生电容位于N+型衬底内。
[0010]本技术的有益效果是：通过曝光、显影、去感光胶，随后经过光蚀刻可将电路布局印刷在多晶硅层上，有效的减少半导体上的光罩层数，既能保证半导体工作效率的前提下，也能大大的降低其成本，且缩短了制造周期，增加了制造效率，且通过增加寄生电容
能能增加半导体工作时的速度、使得半导体集成度高、减小了半导体使用时的功耗。
附图说明
[0011]图1为实施例的结构示意图；
[0012]图2为实施例中多晶硅层的结构示意图。
[0013]附图标记：1、N+型衬底；2、N
‑
型外延层；3、第一P型注入区；4、N型注入区；5、第二P型注入区；6、氧化硅层；7、P型扩散区；8、多晶硅层；9、沟槽；10、抗氧化层；11、导电层；12、极端金属层；13、石英玻璃层；14、金属层；15、感光胶层；16、硅底层；17、第一寄生电容；18、第二寄生电容。
具体实施方式
[0014]以下所述仅是本技术的优选实施方式，保护范围并不仅局限于该实施例，凡属于本技术思路下的技术方案应当属于本技术的保护范围。同时应当指出，对于本
的普通技术人员而言，在不脱离本技术原理前提下的若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。
[0015]如图1至图2所示，一种消减光罩层数的半导体功率器件，包括半导体基层，半导体基层包括N+型衬底1和N
‑
型外延层2，且N
‑
型外延层2位于N+型衬底1的上方，N
‑
型外延层2上开设有安装槽，N+型衬底1上设有第一P型注入区3，且安装槽与第一P型注入区3相连通，N
‑
型外延层2的上表面设有N型注入区4和第二P型注入区5，且N型注入区4和第二P型注入区5上均连接有氧化硅层6，通过在第一P型注入区3、N型注入区4和第二P型注入区5向半导体注入介质，使得半导体在不工作时能保证其绝缘性，也能在工作时使其导通，保证其工作的效率性。
[0016]氧化硅层6与N
‑
型外延层2的表面形成有P型扩散区7，安装槽内设置有多晶硅层8，且多晶硅层8的一端与第一P型注入区3相贴合，多晶硅层8的上端设有若干沟槽9，若干沟槽9内分别设有抗氧化层10，抗氧化层10能防止沟槽9内部氧化而导致内壁导电。且若干抗氧化层10内均填充有导电层11，多晶硅层8的上端设置有若干极端金属层1412，若干极端金属层1412的下端均插设于导电层11内，导电层11使得工作时极端金属层1412的下端与其导通，通过在多晶硅层8上印制半导体封装内的电路，可实现半导体不同的工作性能。
[0017]多晶硅层8由上而下依次包括石英玻璃层13、金属层14、感光胶层15和硅底层16，通过曝光、显影、去感光胶，随后经过光蚀刻可将电路布局印刷在多晶硅层8上，有效的减少半导体上的光罩层数，既能保证半导体工作效率的前提下，也能大大的降低其成本，且缩短了制造周期，增加了制造效率。
[0018]P型扩散区7与N+型衬底1之间连接有第一寄生电容17，且第一寄生电容17位于N
‑
型外延层2内N+型衬底1的底端与第一P型注入区3之间连接有第二寄生电容18，且第二寄生电容18位于N+型衬底1内，第一寄生电容17和第二寄生电容18均能增加半导体工作时的速度、使得半导体集成度高、减小了半导体使用时的功耗。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种消减光罩层数的半导体功率器件，其特征在于，包括半导体基层，所述半导体基层包括N+型衬底(1)和N
‑
型外延层(2)，且所述N
‑
型外延层(2)位于N+型衬底(1)的上方，所述N
‑
型外延层(2)上开设有安装槽，所述N+型衬底(1)上设有第一P型注入区(3)，且所述安装槽与第一P型注入区(3)相连通，所述N
‑
型外延层(2)的上表面设有N型注入区(4)和第二P型注入区(5)，且所述N型注入区(4)和第二P型注入区(5)上均连接有氧化硅层(6)，且所述氧化硅层(6)与N
‑
型外延层(2)的表面形成有P型扩散区(7)，所述安装槽内设置有多晶硅层(8)，且所述多晶硅层(8)的一端与第一P型注入区(3)相贴合，所述多晶硅层(8)的上端设有若干沟槽(9)，若干所述沟槽(...

【专利技术属性】
技术研发人员：徐吉程，潘群华，
申请(专利权)人：绍兴诺芯半导体科技有限公司，
类型：新型
国别省市：