【技术实现步骤摘要】
具备防恶性损坏功能的计算机程序保护系统及其恢复方法
[0001]本专利技术涉及计算机程序保护系统
，具体为具备防恶性损坏功能的计算机程序保护系统及其恢复方法。
技术介绍
[0002]计算机系统指用于数据库管理的计算机硬软件及网络系统。数据库系统需要大容量的主存以存放和运行操作系统、数据库管理系统程序、应用程序以及数据库、目录、系统缓冲区等，而辅存则需要大容量的直接存取设备，此外，系统应具有较强的网络功能，而程序保护是指为防止对计算机程序的非法复制或修改，在计算机内部或外部通过适当的硬件或软件设置而实施的保护措施。
[0003]但是，现有的计算机程序在使用的过程中经常会因为一些恶意软件或者插件的影响从而导致程序出现中断或者电脑重启的情况，虽然大多数程序内部自带有备份系统，但容易出现故障判断，且备份的数据不够完整；因此，不满足现有的需求，对此我们提出了具备防恶性损坏功能的计算机程序保护系统及其恢复方法。
技术实现思路
[0004]本专利技术的目的在于提供具备防恶性损坏功能的计算机程序保护系统及其恢复...
【技术保护点】
【技术特征摘要】
1.一种具备防恶性损坏功能的计算机程序保护系统，包括CPU、NAS和局域网服务，其特征在于：所述CPU通过虚拟内存与固态储存硬盘G1和固态储存硬盘G2连接，且固态储存硬盘G1和固态储存硬盘G2与总线接口连接，所述总线接口通过I/O桥与NAS连接，且NAS与输入输出模块连接，所述输入输出模块设置在计算机系统内部；NAS：由储存硬盘和操作系统以及其上的文件系统组成，通过标准的网络拓扑结构连可以无需服务器直接上网，不依赖通用的操作系统，采用一个面向用户。2.根据权利要求1所述的具备防恶性损坏功能的计算机程序保护系统，其特征在于：所述CPU包括状态条件寄存器、算术逻辑单元、累加器AC、缓冲寄存器DR、操作控制器、时序产生器、指令译码器、指令寄存器IR、程序计数器PC和地址寄存器AR；状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容；算术逻辑单元：作为CPU的执行单元，可以实现多组算术运算和逻辑运算的组合逻辑电路；累加器AC：当运算器的算术逻辑单元执行算术或逻辑运算时，为ALU提供一个工作区，暂时存放ALU运算的结果信息；缓冲寄存器DR：用来暂时存放由内存储器读出和存放一条指令或一个数据字；操作控制器：根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制；时序产生器：CPU开始取指令并执行指令时，操作控制器就利用定时脉冲的顺序和不同的脉冲间隔给计算机各部分提供工作所需的时间标志；指令译码器：计算机执行指令时，从内存中取出的一条指令经数据总线送往指令寄存器中，指令的操作码被送到指令译码器中译码，而地址码则送到地址形成部件；指令寄存器IR：用于暂存当前正在执行的指令；程序计数器PC：用于存放下一条指令所在单元的地址的地方；地址寄存器AR：用来保存当前CPU所访问的内存单元的地址。3.根据权利要求2所述的具备防恶性损坏功能的计算机程序保护系统，其特征在于：所述缓冲寄存器DR与固态储存模块和输入输出模块双向连接，且缓冲寄存器DR与程序计数器PC和地址寄存器AR双向连接，所述程序计数器PC的输出端与地址寄存器AR的输入端连接，且地址寄存器AR的输出端与固态储存模块和输入输出模块的输入端连接。4.根据权利要求2所述的具备防恶性损坏功能的计算机程序保护系统，其特征在于：所述缓冲寄存器DR与累加器AC双向连接，且累加器AC与算术逻辑单元双向连接，所述算术逻辑单元与状态条件寄存器双向连接，且缓冲寄存器DR的输出端与指令寄存器IR的输入端连接。5.根据权利要求4所述的具备防恶性损坏功能的计算机程序保护系统，其特征在于：所述指令寄存器IR的输出端与指令译码器的输入端连接，所述指令译码器的输出端与时序产生器的输入端连接，且时序产生器的输出端与操作控制器的输入端连接。6.根据权利要求1所述的具备防恶性损坏功能的计算机程序保护系统，其特征在于：所述CPU包括BIOS,且BIOS包...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。