CMOS有源像素型叠加图像传感器集成电路芯片制造技术

本实用新型专利技术公开了CMOS有源像素型叠加图像传感器集成电路芯片，包括芯片本体，电连接在芯片本体底部的引脚，所述引脚的表面套设有套管，所述引脚的内侧设置有连接板，所述连接板套设在引脚的表面且位于套管的顶部，所述套管和连接板固定连接，所述芯片本体的顶部设置有调节结构，所述芯片本体的底部固定连接有立板，所述立板套设在引脚的表面。本实用新型专利技术通过套管、连接板和立板对引脚进行支撑，避免引脚在受到挤压时出现倾斜的现象，大幅提高芯片本体的运输可靠性，解决了现有的集成电路芯片不具备对引脚进行支撑的效果，在运输过程中集成电路芯片的引脚容易出现倾斜弯曲，严重影响了集成电路芯片装配效率的问题。了集成电路芯片装配效率的问题。了集成电路芯片装配效率的问题。

【技术实现步骤摘要】
CMOS有源像素型叠加图像传感器集成电路芯片


[0001]本技术涉及电路芯片
，具体为CMOS有源像素型叠加图像传感器集成电路芯片。

技术介绍

[0002]CMOS有源像素型叠加图像传感器在运行过程中需要通过集成电路芯片进行数据验算，但是现有的集成电路芯片不具备对引脚进行支撑的效果，在运输过程中集成电路芯片的引脚容易出现倾斜弯曲，严重影响了集成电路芯片的装配效率。

技术实现思路

[0003]为解决上述
技术介绍
中提出的问题，本技术的目的在于提供CMOS有源像素型叠加图像传感器集成电路芯片，具备对引脚进行支撑的优点，解决了现有的集成电路芯片不具备对引脚进行支撑的效果，在运输过程中集成电路芯片的引脚容易出现倾斜弯曲，严重影响了集成电路芯片装配效率的问题。
[0004]为实现上述目的，本技术提供如下技术方案：CMOS有源像素型叠加图像传感器集成电路芯片，包括芯片本体；
[0005]电连接在芯片本体底部的引脚；
[0006]所述引脚的表面套设有套管，所述引脚的内侧设置有连接板，所述连接板套设在引脚的表面且位于套管的顶部，所述套管和连接板固定连接，所述芯片本体的顶部设置有调节结构，所述芯片本体的底部固定连接有立板，所述立板套设在引脚的表面。
[0007]作为本技术优选的，调节结构是设置在芯片本体顶部的牵引绳，所述牵引绳的左端与右端分别延伸至芯片本体的两侧，所述牵引绳的两端均贯穿至连接板的底部并固定连接有限位球。
[0008]作为本技术优选的，所述立板的底部固定连接有套设在引脚表面的压簧，所述压簧远离立板的一侧与连接板的顶部接触。
[0009]作为本技术优选的，所述套管的底部固定连接有延伸板，所述延伸板的材质为绝缘材料。
[0010]作为本技术优选的，所述芯片本体的顶部固定连接有位于牵引绳背面的定位杆，所述定位杆的顶部固定连接有限位环。
[0011]作为本技术优选的，所述芯片本体的左侧与右侧均活动连接有支撑轮，所述支撑轮的外表面与牵引绳的表面接触。
[0012]与现有技术相比，本技术的有益效果如下：
[0013]1、本技术通过套管、连接板和立板对引脚进行支撑，避免引脚在受到挤压时出现倾斜的现象，大幅提高芯片本体的运输可靠性，解决了现有的集成电路芯片不具备对引脚进行支撑的效果，在运输过程中集成电路芯片的引脚容易出现倾斜弯曲，严重影响了集成电路芯片装配效率的问题。
[0014]2、本技术通过设置牵引绳和限位球，能够便于使用者操控连接板，大幅降低套管的操作难度。
[0015]3、本技术通过设置压簧，能够对连接板进行支撑，使连接板具备复位的效果。
[0016]4、本技术通过设置延伸板，能够增加套管与电路板的接触面积，提高套管对芯片本体的支撑效果。
[0017]5、本技术通过设置定位杆和限位环，能够对牵引绳进行固定，避免牵引绳在调节完毕后出现松动的现象。
[0018]6、本技术通过设置支撑轮，能够对牵引绳进行支撑，减少牵引绳与芯片本体在接触摩擦时产生的磨损。
附图说明
[0019]图1为本技术结构示意图；
[0020]图2为本技术局部结构立体示意图；
[0021]图3为本技术图1中A处放大结构示意图。
[0022]图中：1、芯片本体；2、引脚；3、套管；4、连接板；5、立板；6、牵引绳；7、限位球；8、压簧；9、延伸板；10、定位杆；11、限位环；12、支撑轮。
具体实施方式
[0023]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0024]如图1至图3所示，本技术提供的CMOS有源像素型叠加图像传感器集成电路芯片，包括芯片本体1；
[0025]电连接在芯片本体1底部的引脚2；
[0026]引脚2的表面套设有套管3，引脚2的内侧设置有连接板4，连接板4套设在引脚2的表面且位于套管3的顶部，套管3和连接板4固定连接，芯片本体1的顶部设置有调节结构，芯片本体1的底部固定连接有立板5，立板5套设在引脚2的表面。
[0027]参考图1，调节结构是设置在芯片本体1顶部的牵引绳6，牵引绳6的左端与右端分别延伸至芯片本体1的两侧，牵引绳6的两端均贯穿至连接板4的底部并固定连接有限位球7。
[0028]作为本技术的一种技术优化方案，通过设置牵引绳6和限位球7，能够便于使用者操控连接板4，大幅降低套管3的操作难度。
[0029]参考图1，立板5的底部固定连接有套设在引脚2表面的压簧8，压簧8远离立板5的一侧与连接板4的顶部接触。
[0030]作为本技术的一种技术优化方案，通过设置压簧8，能够对连接板4进行支撑，使连接板4具备复位的效果。
[0031]参考图1，套管3的底部固定连接有延伸板9，延伸板9的材质为绝缘材料。
[0032]作为本技术的一种技术优化方案，通过设置延伸板9，能够增加套管3与电路
板的接触面积，提高套管3对芯片本体1的支撑效果。
[0033]参考图2，芯片本体1的顶部固定连接有位于牵引绳6背面的定位杆10，定位杆10的顶部固定连接有限位环11。
[0034]作为本技术的一种技术优化方案，通过设置定位杆10和限位环11，能够对牵引绳6进行固定，避免牵引绳6在调节完毕后出现松动的现象。
[0035]参考图2，芯片本体1的左侧与右侧均活动连接有支撑轮12，支撑轮12的外表面与牵引绳6的表面接触。
[0036]作为本技术的一种技术优化方案，通过设置支撑轮12，能够对牵引绳6进行支撑，减少牵引绳6与芯片本体1在接触摩擦时产生的磨损。
[0037]本技术的工作原理及使用流程：使用时，通过套管3、连接板4和立板5对引脚2进行支撑，避免引脚2在受到挤压时出现倾斜的现象，当需要对芯片本体1进行使用时，首先向后拉动牵引绳6，牵引绳6在移动过程中带动连接板4上升，连接板4带动套管3和延伸板9同步上升，当引脚2暴露在外部环境中时，将牵引绳6挂设在定位杆10的表面并将引脚2插入电路板的内部进行焊接安装。
[0038]综上所述：该CMOS有源像素型叠加图像传感器集成电路芯片，通过套管3、连接板4和立板5对引脚2进行支撑，避免引脚2在受到挤压时出现倾斜的现象，大幅提高芯片本体1的运输可靠性，解决了现有的集成电路芯片不具备对引脚进行支撑的效果，在运输过程中集成电路芯片的引脚容易出现倾斜弯曲，严重影响了集成电路芯片装配效率的问题。
[0039]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.CMOS有源像素型叠加图像传感器集成电路芯片，包括芯片本体(1)；电连接在芯片本体(1)底部的引脚(2)；其特征在于：所述引脚(2)的表面套设有套管(3)，所述引脚(2)的内侧设置有连接板(4)，所述连接板(4)套设在引脚(2)的表面且位于套管(3)的顶部，所述套管(3)和连接板(4)固定连接，所述芯片本体(1)的顶部设置有调节结构，所述芯片本体(1)的底部固定连接有立板(5)，所述立板(5)套设在引脚(2)的表面。2.根据权利要求1所述的CMOS有源像素型叠加图像传感器集成电路芯片，其特征在于：调节结构是设置在芯片本体(1)顶部的牵引绳(6)，所述牵引绳(6)的左端与右端分别延伸至芯片本体(1)的两侧，所述牵引绳(6)的两端均贯穿至连接板(4)的底部并固定连接有限位球(7)。3.根据权利要求1所述的CMOS有源像素型...

【专利技术属性】
技术研发人员：沈兴联，林泽聪，王凛冰，许桂岸，
申请(专利权)人：深圳市庞星微科技有限公司，
类型：新型
国别省市：