一种带隙基准电压源、集成芯片及基准电压产生方法技术

本发明专利技术实施例提供一种带隙基准电压源、集成芯片及基准电压产生方法，包括：核心电路、温度补偿电路、电流模加法电路和分压电路；温度补偿电路，用于基于正温度系数电流生成温度补偿电流；分压电路，用于将恒定电流转化为基准电压。温度补偿电路基于正温度系数电流生成温度补偿电流，该温度补偿电流随温度的变化具有指数增长特性，随着温度升高，温度补偿电流将对负温度系数电流和正温度系数电流补偿后进行进一步地补偿，形成二次温度补偿降低温度漂移，从而可以得到低温漂的带隙基准电压，提高带隙基准电压的性能。带隙基准电压的性能。带隙基准电压的性能。

【技术实现步骤摘要】
一种带隙基准电压源、集成芯片及基准电压产生方法


[0001]本专利技术涉及集成电路
，特别涉及一种带隙基准电压源、集成芯片及基准电压产生方法。

技术介绍

[0002]随着芯片技术的发展，芯片的集成度越来越高，芯片中的基准电压源的电压越来越低，传统带隙基准已经很难适应低压条件下的应用。
[0003]基准源是集成电路中的重要模块，目的是建立一个与温度无关的电压，传统的带隙基准实际上是利用一个负温度系数的电压与一个正温度系数的电压相加得到的，一般而言，这种温度补偿之后的温度漂移在10ppm/℃，温度漂移较大，许多高精度的模拟电路都要求基准源具有很低的温度系数。
[0004]因此，如何实现一种低温漂的带隙基准，是本领域技术人员亟待解决的问题。

技术实现思路

[0005]本专利技术实施例提供了一种带隙基准电压源、集成芯片及基准电压产生方法，用以解决现有技术中基准电压源温漂较大的技术问题。
[0006]第一方面，本专利技术实施例提供了一种带隙基准电压源，包括：核心电路、温度补偿电路、电流模加法电路和分压电路；
[0007]所述核心电路，用于基于供电电压生成负温度系数电流和正温度系数电流；
[0008]所述温度补偿电路，用于基于所述正温度系数电流生成温度补偿电流；
[0009]所述电流模加法电路，用于对所述负温度系数电流、所述正温度系数电流和所述温度补偿电流进行求和处理，得到恒定电流；
[0010]所述分压电路，用于将所述恒定电流转化为基准电压。
>[0011]在一种可能的实现方式中，所述温度补偿电路包括第一电阻、第二电阻和第一晶体管；
[0012]所述第一电阻的第一端接收所述正温度系数电流，所述第一电阻的第二端与所述第二电阻的第一端和所述第一晶体管的控制端连接；
[0013]所述第二电阻的第二端与所述第一晶体管的第一端连接，并接地；
[0014]所述第一晶体管的第二端用于生成所述温度补偿电流；
[0015]其中，所述第一晶体管工作在亚阈值区。
[0016]在一种可能的实现方式中，所述第一电阻为可调电阻和/或所述第二电阻为可调电阻。
[0017]在一种可能的实现方式中，所述第一晶体管为NMOS管。
[0018]在一种可能的实现方式中，所述核心电路包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一运算放大器、第二运算放大器、第三电阻和第四电阻；
[0019]所述第二晶体管的控制端与所述第一运算放大器的输出端连接，所述第二晶体管
的第一端与所述第三晶体管的第一端、所述第四晶体管的第一端和电压端连接，所述第二晶体管的第二端与所述第三电阻的第一端和所述第一运算放大器的负输入端连接，且用于生成所述负温度系数电流；
[0020]所述第三电阻的第二端与所述第五晶体管的第一端、所述第六晶体管的第一端连接，且接地；
[0021]所述第三晶体管的第二端与所述第五晶体管的第二端、所述第五晶体管的控制端、所述第一运算放大器的正输入端和所述第二运算放大器的负输入端连接，所述第三晶体管的控制端与所述第四晶体管的控制端和所述第二运算放大器的输出端连接；
[0022]所述第四晶体管的第二端与所述第二运算放大器的正输入端和所述第四电阻的第一端连接，且用于生成所述正温度系数电流；
[0023]所述第四电阻的第二端与所述第六晶体管的第二端和所述第六晶体管的控制端连接。
[0024]在一种可能的实现方式中，所述分压电路包括第五电阻；
[0025]所述第五电阻的第一端与所述电流模加法电路的输出端连接，且用于生成所述恒定电流，所述第五电阻的第二端接地。
[0026]在一种可能的实现方式中，所述第五晶体管和所述第六晶体管为双极型晶体管。
[0027]在一种可能的实现方式中，所述第五电阻为可调电阻。
[0028]第二方面，本专利技术实施例还提供一种集成芯片，所述集成芯片包括如第一方面任一所述的带隙基准电压源。
[0029]第三方面，本专利技术实施例还提供一种基准电压产生方法，应用于如第一方面任一所述的带隙基准电压源，包括：
[0030]基于供电电压生成负温度系数电流和正温度系数电流；
[0031]基于所述正温度系数电流生成温度补偿电流；
[0032]对所述负温度系数电流、所述正温度系数电流和所述温度补偿电流进行求和处理，得到恒定电流；
[0033]将所述恒定电流转化为基准电压。
[0034]本专利技术实施例提供的带隙基准电压源、集成芯片及基准电压产生方法，包括：核心电路、温度补偿电路、电流模加法电路和分压电路；温度补偿电路，用于基于正温度系数电流生成温度补偿电流；分压电路，用于将恒定电流转化为基准电压。温度补偿电路基于正温度系数电流生成温度补偿电流，该温度补偿电流随温度的变化具有指数增长特性，随着温度升高，温度补偿电流将对负温度系数电流和正温度系数电流补偿后进行进一步地补偿，形成二次温度补偿降低温度漂移，从而可以得到低温漂的带隙基准电压，提高带隙基准电压的性能。
附图说明
[0035]为了更清楚地说明本申请的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本专利技术实施例提供的一种带隙基准电压源的电路结构示意图；
[0037]图2为本专利技术实施例提供的一种核心电路的电路结构示意图；
[0038]图3为本专利技术实施例提供的一种温度补偿电路的电路结构示意图；
[0039]图4为本专利技术实施例提供的一种Ictat温度特性曲线示意图；
[0040]图5为本专利技术实施例提供的一种Iptat温度特性曲线示意图；
[0041]图6为本专利技术实施例提供的一种Icom温度特性曲线示意图；
[0042]图7为本专利技术实施例提供的一种Iconst温度特性曲线示意图；
[0043]图8为本专利技术实施例提供的一种Vbg_ref温度特性曲线示意图；
[0044]图9为本专利技术实施例提供的一种基准电压产生方法的流程示意图。
具体实施方式
[0045]为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。
[0046]随着芯片的集成度越来越高，电源电压越来越低，传统带隙基准已经很难适应低压条件下的应用。目前实现低压带隙的方法有：衬底驱动调节阈值电压的方法；将不同极性温度系数的电流相加经过电阻产生基准电压的方法。然而衬底驱动在鳍式场效应晶体管(Fin Field
‑
Effect Transis本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电压源，其特征在于，包括：核心电路、温度补偿电路、电流模加法电路和分压电路；所述核心电路，用于基于供电电压生成负温度系数电流和正温度系数电流；所述温度补偿电路，用于基于所述正温度系数电流生成温度补偿电流；所述电流模加法电路，用于对所述负温度系数电流、所述正温度系数电流和所述温度补偿电流进行求和处理，得到恒定电流；所述分压电路，用于将所述恒定电流转化为基准电压。2.如权利要求1所述的电压源，其特征在于，所述温度补偿电路包括第一电阻、第二电阻和第一晶体管；所述第一电阻的第一端接收所述正温度系数电流，所述第一电阻的第二端与所述第二电阻的第一端和所述第一晶体管的控制端连接；所述第二电阻的第二端与所述第一晶体管的第一端连接，并接地；所述第一晶体管的第二端用于生成所述温度补偿电流；其中，所述第一晶体管工作在亚阈值区。3.如权利要求2所述的电压源，其特征在于，所述第一电阻为可调电阻和/或所述第二电阻为可调电阻。4.如权利要求2所述的电压源，其特征在于，所述第一晶体管为NMOS管。5.如权利要求1所述的电压源，其特征在于，所述核心电路包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第一运算放大器、第二运算放大器、第三电阻和第四电阻；所述第二晶体管的控制端与所述第一运算放大器的输出端连接，所述第二晶体管的第一端与所述第三晶体管的第一端、所述第四晶体管的第一端和电压端连接，所述第二晶体管的第二端与所述第三电阻的第一端和所述第一运算放大器的负输入端连接，且用于...

【专利技术属性】
技术研发人员：罗荣钊，傅懿斌，张耀龙，
申请(专利权)人：青岛信芯微电子科技股份有限公司，
类型：发明
国别省市：