【技术实现步骤摘要】
具有低时延重定时器的高速数据链路
[0001]相关申请
[0002]本中国专利申请要求2021年5月26日提交的标题为“High Speed Data Links with Low
‑
Latency Retimer”的美国专利申请第17/331,521号的优先权，该美国专利申请第17/331,521号是2021年3月3日提交的标题为“Seamless Bit
‑
Level Low
‑
Latency Retimer for Data Links”的美国专利申请第17/191,456号的部分延续并要求美国专利申请第17/191,456号的优先权，该美国专利申请第17/191,456号是2020年10月15日提交的标题为“Seamless Bit
‑
Level Low
‑
Latency Retimer for Data Links”的美国专利申请第17/071,655的部分延续并要求美国专利申请第17/071,655号的优先权，这些专利申请中的每个通过引用以其整体并入...
【技术保护点】
【技术特征摘要】
1.一种数据通信方法，包括：在包括具有全数据路径和与所述全数据路径并联耦合的位级数据路径的至少一个重定时器的数据链路处：以所述全数据路径发起所述数据链路；根据低数据速率设置经由所述全数据路径传送数据包的第一序列；在传送所述数据包的第一序列时，在所述全数据路径中操纵所述数据包的第一序列以建立所述数据链路的连接；以及响应于建立所述数据链路的连接，从所述全数据路径切换到所述位级数据路径。2.根据权利要求1所述的方法，其中，所述数据包的第一序列包括一个或更多个重定时器存在位，以及操纵所述数据包的第一序列还包括：调整在所述至少一个重定时器中的每一个重定时器的所述全数据路径中的所述一个或更多个重定时器存在位；以及基于所述一个或更多个重定时器存在位来确定在所述至少一个重定时器中的重定时器的数量。3.根据权利要求1所述的方法，还包括：在切换到所述位级数据路径之后，将所述数据链路的数据速率从所述低数据速率设置增加到高数据速率设置；以及根据所述高数据速率设置经由所述位级数据路径来传送跟随所述数据包的第一序列的数据包的第二序列。4.根据权利要求3所述的方法，其中，所述数据链路在电空闲状态期间从所述全数据路径切换到所述位级数据路径，并且在均衡过程中增加所述数据链路的数据速率。5.根据权利要求3所述的方法，其中，所述低数据速率设置定义2.5Gbps的数据速率，以及所述高数据速率设置选自高于2.5Gbps的数据速率设置的层级，并且包括下面的预定义数据速率中的一个或更多个：5Gbps、8Gbps、16Gbps和32Gbps。6.根据权利要求3所述的方法，其中，将所述数据链路的数据速率从所述低数据速率设置增加到所述高数据速率设置还包括：当在所述位级数据路径中传送所述数据包的第一序列时，基于所述高数据速率设置在所述全数据路径中操纵所述数据包的第一序列；基于所操纵的数据包的第一序列来确定所述至少一个重定时器的多个滤波系数；以及根据所述高数据速率设置来更新所述至少一个重定时器的所述多个滤波系数用于传送所述数据包的第二序列。7.根据权利要求6所述的方法，其中，所述数据链路耦合在第一电子设备和第二电子设备之间，所述方法还包括：将所述多个滤波系数应用于所述第一电子设备和第二电子设备中的至少一个。8.根据权利要求6所述的方法，其中，所述高数据速率设置包括第一高数据速率设置，所述方法还包括：当经由所述位级数据路径传送所述数据包的第二序列时，将所述数据链路的数据速率从所述第一高数据速率设置增加到第二高数据速率设置，包括：在所述全数据路径中操纵所述数据包的第二序列；以及
根据所述第二高数据速率设置来更新所述至少一个重定时器的所述多个滤波系数。9.根据权利要求6所述的方法，其中，更新所述多个滤波系数包括选择多个系数预置中的一个。10.根据权利要求1所述的方法，还包括：在所述至少一个重定时器的输出端处监测所述数据包的第一序列的误比特率；以及确定所述误比特率是否满足均衡条件；以及根据所述误比特率不满足所述均衡条件的确定，开始均衡过程以在所述全数据路径中操纵所述数据包的第一序列并根据所述数据包的第一序列的操纵来更新所述至少一个重定时器的多个滤波系数。11.根据权利要求1所述的方法，其中：所述位级数据路径还包括被配置为经由所述数据链路顺序地传送所述数据包的序列而不改变在所述数据包的序列中的任何数据位的串行先进先出(SFIFO)电路；以及所述全数据路径还...
【专利技术属性】
技术研发人员：陈祥，蔡政宏，陈健，瞿明，
申请(专利权)人：谱瑞科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。