阻性负载下的碳化硅MOSFET半桥串扰电压峰值计算方法，包括：在上桥器件导通后，联立上桥驱动回路和主功率回路KVL方程获得上桥栅压表达式；应用饱和区电流公式获得上桥漏电流表达式；基于损耗守恒将下桥驱动电阻等效至漏源极支路，根据等效后下桥器件与负载组成回路的KVL方程获得下桥漏源电压表达式；根据下桥驱动回路KVL方程获得串扰电压表达式，对串扰电压表达式求最值获得串扰电压峰值。本发明专利技术每个步骤均只存在单变量，实现了阻性负载下，上下桥器件驱动电压、母线电压量的解耦，获得了阻性负载下串扰电压峰值表达式；本发明专利技术可有效评估阻性负载下串扰电压的影响因素，并对保证下桥器件安全运行的参数选取范围给出指导和建议。议。
【技术实现步骤摘要】
阻性负载碳化硅MOSFET半桥串扰电压峰值计算方法
[0001]本专利技术涉及一种计算方法，尤其是涉及一种阻性负载下的碳化硅MOSFET半桥串扰电压峰值计算方法。
技术介绍
[0002]功率半导体器件在电力电子
一直占据着重要地位。相比传统的硅基器件，碳化硅MOSFET具有可耐受更高温度和电压等级、导通损耗更低和开关速度更快等一系列优势。电压等级为600V～1700V的碳化硅MOSFET已经在可再生能源发电、轨道交通、电动汽车等诸多工业领域具有广泛应用。半桥结构是碳化硅MOSFET应用中十分常见的一种拓扑结构。当上桥器件开通时，变化的电压电流通过栅漏极寄生电容和共源极寄生电感在下桥的栅源极耦合出压降，这一现象被称为串扰现象，耦合出的栅源极压降为串扰电压。串扰问题会对碳化硅MOSFET半桥结构的安全稳定运行产生威胁，若串扰电压超过器件阈值电压，则会导致误开通，产生较大的电流，增加损耗甚至损坏器件；若串扰电压低于器件最低耐受栅压，则会影响器件的安全可靠运行。相比传统的硅基器件，碳化硅MOSFET具有更低的阈值电压和更快的开关速度，其半桥结构的串扰问题也就更为严重。因此，建立准确的串扰电压峰值计算方法，进而对各个影响因素进行定量分析，给出器件安全运行的参数选取范围，这对于碳化硅MOSFET半桥结构的可靠运行十分重要。
[0003]感性负载和阻性负载为碳化硅MOSFET器件工作的两种常见负载工况，由于负载不同，串扰电压产生的阶段及严重程度也不同。现有串扰电压峰值的计算方法及影响因素分析均为针对感性负载条件，而阻性负载条件的串扰电压峰值计算方法尚缺。
[0004]此外，现有技术，如中国专利申请，其申请号：CN2016106236553，公开号：CN106100297A公开一种基于碳化硅MOSFET的驱动电路，该驱动电路的开通和关断回路经过不同的回路，还包括：四个电容C
a1_H
、C
a2_H
、C
a1_L
和C
a2_L
，电容C
a2_H
和C
a2_L
的作用是减小封装引脚上的共源寄生电感L
S2H
和L
S2L
的影响；电容C
a1_H
和C
a1_L
的作用是在发生串扰时，为碳化硅MOSFET封装内部的结电容C
GDH
和C
GDL
的充放电电流提供更低阻抗的回路。
[0005]申请号：CN2020114435930，公开号：CN112491253A A公开一种S iC MOSFET串扰电压的计算、寄生参数提取和驱动参数整定方法，该专利技术所构思的技术方案，简化了考虑共源电感的S iC MOSFET串扰电压模型，并将其与实际串扰电压抑制方法结合，通过优化求解的方法找到串扰电压抑制效果最好的驱动回路集中参数组合，大大减少了硬件调试阶段因反复更换元件进行双脉冲测试所消耗的时间与器件，提高硬件设计效率，简化参数整定流程。
[0006]然而现有技术均是针对感性负载工况，由于阻性负载与感性负载工况下串扰发生过程及严重程度不同，现有技术不能直接应用于阻性负载工况，因此不能获得阻性负载下串扰电压峰值的解析计算方法，同时无法对阻性负载下碳化硅MOSFET半桥结构的可靠运行提供指导和建议。
技术实现思路
[0007]针对阻性负载下串扰电压峰值计算方法缺失的现状，本专利技术提出了一种器件开通瞬态过程中，阻性负载下碳化硅MOSFET半桥结构的串扰电压峰值计算方法。通过对阻性负载下串扰过程的准确建模，获得器件开通过程中的串扰电压峰值表达式，进行参数影响因素分析。
[0008]阻性负载下的碳化硅MOSFET半桥串扰电压峰值计算方法，其特征为：所述的碳化硅MOSFET半桥结构如下：
[0009]包括上桥器件、下桥器件，以上桥器件作为开关器件，以下桥器件作为受串扰影响器件；所述下桥器件与阻性负载R
load
并联；其中，Q1器件和Q2器件分别为上桥碳化硅MOSFET和下桥碳化硅MOSFET，R
g1
、L
g1
、L
d1
和L
cs1
分别为上桥的驱动电阻、栅极寄生电感、漏极寄生电感和共源极寄生电感，C
gd1
、C
gs1
和C
ds1
分别为上桥器件的栅漏极寄生电容、栅源极寄生电容和漏源极寄生电容；R
g2
、L
g2
、L
d2
和L
cs2
分别为下桥的驱动电阻、栅极寄生电感、漏极寄生电感和共源极寄生电感，C
gd2
、C
gs2
和C
ds2
分别为下桥器件的栅漏极寄生电容、栅源极寄生电容和漏源极寄生电容，L
loop
为功率回路寄生电感；C
DD
为充放电电容，V
DD
为母线电压；Q1的栅压源输出高电平为V
Gon
、低电平为V
Goff
的脉冲电压；Q2的栅压源输出值为V
Goff
的恒定电压；v
gs1
表示上桥器件的栅源电压，v
ds1
表示上桥器件的漏源电压，v
gs2
表示下桥器件的栅源电压，v
ds2
表示下桥器件的漏源电压；
[0010]其特征为：包括如下步骤：
[0011]步骤一：v
gs1
达到阈值电压V
th
前，列出上桥驱动回路KVL方程，得到此阶段v
gs1
表达式，进一步得到v
gs1
达到阈值电压时其一阶微分的值，作为初始条件；v
gs1
达到阈值电压后，列出上桥驱动回路KVL方程和主功率回路KVL方程，联立求解得到此阶段v
gs1
表达式；
[0012]步骤二：利用饱和区电流公式，得到i
d1
表达式；
[0013]步骤三：基于损耗守恒，将下桥驱动电阻等效至漏源极支路，列出等效电路中Q2与负载回路KVL方程，与i
d1
表达式联立求解，得到v
ds2
表达式；
[0014]步骤四：列出下桥驱动回路KVL方程，与v
ds2
表达式联立求解，得到v
gs2
表达式；
[0015]步骤五：对v
gs2
表达式求导，导数为0时的值即为串扰电压峰值；
[0016]其中：v
gs1
表示Q1的栅源电压，i
d1
表示Q1的漏电流，v
ds2
表示Q2的漏源电压，v
gs2
表示Q2的栅源电压，即串扰电压。
[0017]本专利技术还公开一种参数选取方法，其特征为：采用上述的阻性负载下的碳化硅MOS本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.阻性负载下的碳化硅MOSFET半桥串扰电压峰值计算方法，其特征为：所述的碳化硅MOSFET半桥结构如下：包括上桥器件、下桥器件，以上桥器件作为开关器件，以下桥器件作为受串扰影响器件；所述下桥器件与阻性负载R
load
并联；其中，Q1器件和Q2器件分别为上桥碳化硅MOSFET和下桥碳化硅MOSFET，R
g1
、L
g1
、L
d1
和L
cs1
分别为上桥的驱动电阻、栅极寄生电感、漏极寄生电感和共源极寄生电感，C
gd1
、C
gs1
和C
ds1
分别为上桥器件的栅漏极寄生电容、栅源极寄生电容和漏源极寄生电容；R
g2
、L
g2
、L
d2
和L
cs2
分别为下桥的驱动电阻、栅极寄生电感、漏极寄生电感和共源极寄生电感，C
gd2
、C
gs2
和C
ds2
分别为下桥器件的栅漏极寄生电容、栅源极寄生电容和漏源极寄生电容，L
loop
为功率回路寄生电感；C
DD
为充放电电容，V
DD
为母线电压；Q1的栅压源输出高电平为V
Gon
、低电平为V
Goff
的脉冲电压；Q2的栅压源输出值为V
Goff
的恒定电压；v
gs1
表示上桥器件的栅源电压，v
ds1
表示上桥器件的漏源电压，v
gs2
表示下桥器件的栅源电压，v
ds2
表示下桥器件的漏源电压；其特征为：包括如下步骤：步骤一：v
gs1
达到阈值电压V
th
前，列出上桥驱动回路KVL方程，得到此阶段v
gs1
表达式，进一步得到v
gs1
达到阈值电压时其一阶微分的值，作为初始条件；v
gs1
达到阈值电压后，列出上桥驱动回路KVL方程和主功率回路KVL方程，联立求解得到此阶段v
gs1
表达式；步骤二：利用饱和区电流公式，得到i
d1
表达式；步骤三：基于损耗守恒，将下桥驱动电阻等效至漏源极支路，列出等效电路中Q2与负载回路KVL方程，与i
d1
表达式联立求解，得到v
ds2
表达式；步骤四：列出下桥驱动回路KVL方程，与v
ds2
...
【专利技术属性】
技术研发人员：许灏，蔡雨萌，孙鹏，赵志斌，
申请(专利权)人：华北电力大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。