雷达回波信号的检波方法、装置、系统及存储介质制造方法及图纸

本发明专利技术实施例提供了一种雷达回波信号的检波方法、装置、系统及存储介质。其中，方法包括：获得一个检波信号周期的原始模拟回波信号的多个离散数据点，得到数据集合；基于检波信号的上升沿，确定与检波信号对应的检波处理时钟周期，得到参考时钟周期；确定在参考时钟周期下的采样点的幅值未超过第一预设门限值的采样点，得到参考采样点；将采样时钟周期与参考采样点的个数的乘积作为检波延迟时长；基于检波延迟时长对数据集合中的离散数据点进行延迟处理，获得处理后的数据集合。本发明专利技术能够提高回波模拟准确度，满足雷达目标回波模拟的要求，以便于提高雷达性能测试的可靠度。以便于提高雷达性能测试的可靠度。以便于提高雷达性能测试的可靠度。

【技术实现步骤摘要】
雷达回波信号的检波方法、装置、系统及存储介质


[0001]本专利技术涉及回波模拟
，特别是涉及一种雷达回波信号的检波方法、装置、系统及存储介质。

技术介绍

[0002]目前，在进行雷达目标回波模拟时，一般采用高速ADC(Analog
‑
to
‑
digital converter，模数转换器)对雷达脉冲信号进行采集，将采集后的信号传输至FPGA(Field
‑
Programmable Gate Array，现场可编程门阵列)中进行检波处理以确定检波信号的上升沿时刻，基于该上升沿时刻对信号进行延迟处理后再进行信号调制等操作可以模拟出目标的回波信号，即目标模拟回波信号。该目标模拟回波信号被雷达接收后可以进行雷达性能(如雷达测距精度等)的测试。
[0003]通常，ADC的采样率一般在1GSPS以上，而FPGA的处理频率一般在350MHz以内。例如，ADC的采样率为2GSPS，ADC的采样时钟周期为500ps，FPGA的检波处理频率为250MHz，FPGA的检波处理时钟周期为4ns，检波本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种雷达回波信号的检波方法，其特征在于，包括：获得一个检波信号周期的原始模拟回波信号的多个离散数据点，得到数据集合，其中，检波信号包括基于雷达脉冲信号的采样点生成的脉冲电平信号；基于所述检波信号的上升沿，确定与所述检波信号对应的检波处理时钟周期，得到参考时钟周期，确定在所述参考时钟周期下的采样点的幅值未超过第一预设门限值的采样点，得到参考采样点；将采样时钟周期与所述参考采样点的个数的乘积作为检波延迟时长，其中，所述采样时钟周期为采集所述雷达脉冲信号的时钟周期；基于所述检波延迟时长对所述数据集合中的离散数据点进行延迟处理，获得处理后的数据集合，其中，所述处理后的数据集合用于生成处理后的模拟回波信号。2.根据权利要求1所述的雷达回波信号的检波方法，其特征在于，所述基于所述检波延迟时长对所述数据集合中的离散数据点进行延迟处理，获得处理后的数据集合，包括：将所述离散数据点所属的延迟时钟周期延迟所述检波延迟时长，得到时钟周期改变后的离散数据点，其中，所述时钟周期改变后的离散数据点按延迟时钟周期的先后顺序排列，所述延迟时钟周期为所述采样时钟周期延迟预设时长后的时钟周期，所述预设时长为2R/v，R为雷达脉冲信号发射点与目标点的距离，v为信号传播速度；将所述时钟周期改变后的离散数据点的前N个离散数据点置零，获得处理后的数据集合，其中，N值与所述参考采样点的个数相同。3.根据权利要求2所述的雷达回波信号的检波方法，其特征在于，所述获得一个检波信号周期的原始模拟回波信号的多个离散数据点，包括：基于雷达脉冲信号的采样点进行检波处理，得到检波信号；对所述雷达脉冲信号的采样点进行数字下变频处理，得到处理后的采样点；基于所述检波信号的上升沿时刻和所述预设时长对一个检波信号周期的所述处理后的采样点进行延迟处理，得到延迟处理数据；对所述延迟处理数据分别进行幅度调制处理和多普勒调制处理，得到调制处理数据；对所述调制处理数据进行数字上变频处理，得到一个检波信号周期的原始模拟回波信号的多个离散数据点。4.根据权利要求1或3所述的雷达回波信号的检波方法，其特征在于，所述检波信号的生成方法，包括：将同一个检波处理时钟周期下的多个所述采样点的幅值分别与第二预设门限值进行比较，得到多个比较结果；基于所述比较结果获得与所述采样点对应的检波值，得到多个检波值；所述检波值为0或1；当所述检波值为0时，采样点的幅值小于所述第二预设门限值；当所述检波值为1时，采样点的幅值不小于所述第二预设门限值；将多个所述检波值进行或运算，获得在所述检波处理时钟周期下的检波信号的幅值；基于多个连续的检波处理时钟周期下的检波信号的幅值生成检波信号。5.根据权利要求1或3...

【专利技术属性】
技术研发人员：吕文强，黄宇雁，
申请(专利权)人：北京润科通用技术有限公司，
类型：发明
国别省市：