像素结构、阵列基板以及显示面板制造技术

本发明专利技术提供了一种像素结构、阵列基板以及显示面板，像素结构至少包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。通过采用本发明专利技术像素结构，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。提升生产良率。提升生产良率。

【技术实现步骤摘要】
像素结构、阵列基板以及显示面板


[0001]本专利技术涉及显示
，具体涉及一种像素结构、阵列基板以及显示面板。

技术介绍

[0002]液晶显示面板(LCD)通常由彩色滤光片基板、薄膜晶体管阵列基板以及配置于两基板间的液晶层所构成，并分别在两基板的相对内侧设置像素电极、公共电极，通过施加电压控制液晶分子改变方向，将背光模组的光线折射出来产生画面。液晶显示器包括扭曲向列(Twi sted Nematic，TN)模式、超扭曲向列(Super Twisted Nematic，ST N)型和垂直配向(Vertical Alignment，VA)模式等。
[0003]随着液晶显示技术的发展，显示面板的显示屏的尺寸越来越大，传统采用四畴(4Domain)像素会凸显视角色偏(color shift)的不良表现。为了提升面板视角表现，八畴(8Domain)像素逐渐应用于大尺寸电视面板的设计，在同一个像素内进行二分法，形成主(mai n)、次(sub)两个区域，主像素(main pixel)的四个畴与次像素(sub pixel)的四个畴的液晶分子转动角度不一样，从而起到改善色偏的效果。但是，由于目前高分辨率和高刷新频率的面板逐渐成为主流产品，相同尺寸面板的像素随着分辨率的增加，像尺寸素越来越小，且频率越高，像素充电越困难，使得面板的光学穿透率(Tr％)与对比度(CR)不足以满足客户的需求。
[0004]因此，现有技术存在缺陷，有待改进与发展。

技术实现思路

[0005]本专利技术提供一种像素结构、阵列基板以及显示面板，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。
[0006]为了解决上述问题，本专利技术提供了一种像素结构，包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。
[0007]其中，主像素电极的面积与次像素电极的面积之和大于预设像素电极的面积。
[0008]其中，第一薄膜晶体管包括第一沟道，第二薄膜晶体管包括第二沟道，第一沟道的宽长比大于第二沟道的宽长比。
[0009]其中，第一沟道的长度与第二沟道的长度一致，且第一沟道的宽度大于第二沟道的宽度，或第一沟道的宽度与第二沟道的宽度一致，且第一沟道的长度小于第二沟道的长度。
[0010]其中，第一薄膜晶体管为U型薄膜晶体管，第二薄膜晶体管为I型薄膜晶体管。
[0011]其中，主像素电极的面积大于预设主像素电极的面积，和/或次像素电极的面积大
于预设次像素电极的面积。
[0012]其中，次像素电极的面积大于主像素电极的面积。
[0013]其中，第一薄膜晶体管和第二薄膜晶体管共用一源极/漏极。
[0014]其中，本申请实施例还提供一种阵列基板，阵列基板包括：层叠设置的衬底以及像素电极层，像素电极层包括至少一个如上述任一项所述的像素结构。
[0015]其中，本申请实施例还提供一种显示面板，显示面板包括：如上述任一项所述的阵列基板、与阵列基板相对设置的彩膜基板以及位于阵列基板和彩膜基板之间的液晶层。
[0016]本专利技术的有益效果是：区别于现有技术，本专利技术提供了一种像素结构、阵列基板以及显示面板，像素结构包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域和次像素区域，主像素区域设有主像素电极，次像素区域设有次像素电极；每一像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管与主像素电极连接，用于给主像素电极充电，第二薄膜晶体管与次像素电极连接，用于给次像素电极充电；其中，第一薄膜晶体管的充电能力大于第二薄膜晶体管的充电能力。通过采用本专利技术像素结构，在保证改善大视角下的色偏的前提下，减小工艺难度，提升生产良率。
【附图说明】
[0017]图1为本申请其中一实施例中提供的像素结构的结构示意图；
[0018]图2为本申请一
技术介绍
中提供的像素结构的结构示意图；
[0019]图3为图1中第一薄膜晶体管的放大结构示意图；
[0020]图4为图1中第二薄膜晶体管的放大结构示意图；
[0021]图5为本申请另一实施例中提供的像素结构的结构示意图；
[0022]图6为本申请其中一实施例中提供的显示面板的结构示意图。
【具体实施方式】
[0023]下面结合附图和实施例，对本专利技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本专利技术，但不对本专利技术的范围进行限定。同样地，以下实施例仅为本专利技术的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]此外，本专利技术所提到的术语第一、第二、第三等可以在此用来描述各种元素，但这些元素不应该受限于这些术语。这些术语仅用来将这些元素彼此区分开。例如，在不脱离本申请范围的前提下，第一种可以被称为第二种，并且类似地，第二种可以被称为第一种。因此，使用的术语是用以说明及理解本专利技术，而非用以限制本专利技术。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
[0025]另外，在各个附图中，结构相似的单元采用相同的附图标记来表示。当一个组件被描述为“连接至”另一组件时，二者可以理解为直接“连接”，或者一个组件通过一中间组件间接“连接至”另一个组件。
[0026]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图，对本专利技术进行进一步详细说明。
[0027]本专利技术提供了一种像素结构100，以八畴(8Domain)像素结构100为例，如图1所示，为本申请其中一实施例中提供的像素结构100的结构示意图，包括：多个呈阵列分布的像素单元，每一像素单元至少包括主像素区域A1和次像素区域A2，主像素区域A1设有主像素电极110，次像素区域A2设有次像素电极120；每一像素单元至少包括第一薄膜晶体管130和第二薄膜晶体管140，第一薄膜晶体管130与主像素电极110连接，用于给主像素电极110充电，第二薄膜晶体管140与次像素电极120连接，用于给次像素电极120充电；其中，第一薄膜晶体管130的充电能力大于第二薄膜晶体管140的充电能力。
[0028]具体地，随着液晶显示技术的发展，显示面板的显示屏的尺寸越来越大，传统采用四畴(4Domain)像素会凸显视角色偏(color shift)的不良表现。为了增大视角，很多显示面板例如垂直配向型(Vertical Alignment，VA)液晶显示面板可采用包括多个不同液晶配向区域的像素结构，比如，将像素结构100的每个像素单元分为主像素区域A1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，其特征在于，包括：多个呈阵列分布的像素单元，每一所述像素单元至少包括主像素区域和次像素区域，所述主像素区域设有主像素电极，所述次像素区域设有次像素电极；每一所述像素单元至少包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管与所述主像素电极连接，用于给所述主像素电极充电，所述第二薄膜晶体管与所述次像素电极连接，用于给所述次像素电极充电；其中，所述第一薄膜晶体管的充电能力大于所述第二薄膜晶体管的充电能力。2.如权利要求1所述的像素结构，其特征在于，所述主像素电极的面积与所述次像素电极的面积之和大于预设像素电极的面积。3.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管包括第一沟道，所述第二薄膜晶体管包括第二沟道，所述第一沟道的宽长比大于所述第二沟道的宽长比。4.如权利要求3所述的像素结构，其特征在于，所述第一沟道的长度与所述第二沟道的长度一致，且所述第一沟道的宽度大于所述第二沟道的宽度，或所述第一沟道...

【专利技术属性】
技术研发人员：王建丽，刘梦阳，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：