一种闪存结构、数据处理方法、存储介质及电子设备技术

本申请提供了一种闪存结构、数据处理方法、存储介质及电子设备，该闪存结构具有内部纠错功能，包括：闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；闪存存储阵列通过位线多路选择器与驱动电路相连；驱动电路依次通过ECC解码器和输出选择模块与晶片管脚相连；晶片管脚依次通过页面缓冲器和ECC编码器与驱动电路相连。通过在闪存结构的编程路径中加入ECC编码器，在读取路径中加入ECC解码器，使得闪存结构中的数据编程和数据读取均具有ECC纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。扩展了闪存结构的应用范围。扩展了闪存结构的应用范围。

【技术实现步骤摘要】
一种闪存结构、数据处理方法、存储介质及电子设备


[0001]本专利技术涉及数据处理
，尤其涉及一种闪存结构、数据处理方法、存储介质及电子设备。

技术介绍

[0002]传统上，计算系统使用各种各样的非易失性存储设备来维护和存储数据和指令，例如，软盘、硬盘驱动器、磁带、光盘。最近，非易失性NAND存储设备已经在存储卡、USB闪存驱动器和固态驱动器(SSD)中得到广泛使用。随着各种应用的巨大需求，已经开发出了不同种类的非易失性存储器。
[0003]然而，每种非易失性存储器具有不同的特性，例如操作序列、接口吞吐量、访问延迟、P/E周期、耐久性、数据维持能力，以及原始比特误码率(其需要不同的ECC能力)。
[0004]因此，如何提供一种具有纠错能力的闪存结构成为亟待解决的问题。

技术实现思路

[0005]有鉴于此，本专利技术提供一种闪存结构、数据处理方法、存储介质及电子设备，以提供具有纠错能力的闪存结构，使得闪存结构的应用范围更广。
[0006]为实现上述目的，本专利技术提供如下技术方案：
[0007]一种闪存结构，具有内部纠错功能，所述闪存结构包括：
[0008]闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；
[0009]所述闪存存储阵列通过所述位线多路选择器与所述驱动电路相连；
[0010]所述驱动电路依次通过所述ECC解码器和所述输出选择模块与所述晶片管脚相连；
[0011]所述晶片管脚依次通过所述页面缓冲器和所述ECC编码器与所述驱动电路相连。
[0012]优选的，在上述闪存结构中，所述ECC编码器为汉明编码器。
[0013]优选的，在上述闪存结构中，所述ECC编码器为128位加8位的汉明编码器。
[0014]优选的，在上述闪存结构中，所述ECC解码器为输出128位数据的ECC解码器。
[0015]优选的，在上述闪存结构中，所述驱动电路为读出放大器和总位线驱动电路。
[0016]优选的，在上述闪存结构中，所述闪存结构为NOR闪存。
[0017]一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：
[0018]通过晶片管脚获取待编程数据；
[0019]将所述待编程数据存储到页面缓冲器中；
[0020]通过ECC编码器对所述待编程数据进行纠错编码，得到纠错编码后的待编程数据；
[0021]所述纠错编码后的待编程数据经过驱动电路和位线多路选择器存储至闪存存储阵列中。
[0022]一种数据处理方法，应用于上述任意一项所述的闪存结构，所述数据处理方法包括：
[0023]驱动电路通过位线多路选择器和驱动电路将闪存存储阵列中的数据提取；
[0024]ECC解码器对提取的数据进行纠错解码；
[0025]纠错解码后的数据经过输出选择模块，读取至晶片管脚。
[0026]一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在的设备执行上述所述的数据处理方法。
[0027]一种电子设备，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述所述的数据处理方法；
[0028]其中所述存储介质为上述任意一项所述的闪存结构。
[0029]经由上述的技术方案可知，本专利技术提供的闪存结构具有内部纠错功能，所述闪存结构包括：闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；闪存存储阵列通过位线多路选择器与驱动电路相连；驱动电路依次通过ECC解码器和输出选择模块与晶片管脚相连；晶片管脚依次通过页面缓冲器和ECC编码器与驱动电路相连。通过在闪存结构的编程路径中加入ECC编码器，在读取路径中加入ECC解码器，使得闪存结构中的数据编程和数据读取均具有ECC纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
附图说明
[0030]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0031]图1为本专利技术实施例提供的一种闪存结构示意图；
[0032]图2为本专利技术实施例提供的一种数据处理方法的流程示意图；
[0033]图3为本专利技术实施例提供的另一种数据处理方法的流程示意图；
[0034]图4为本专利技术实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
[0035]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0036]术语“编程”用于指将数据从外部写入并存储到存储器中的状态。术语“读出”用于指从存储器中读出数据的操作，也就是数据从存储器单元中移出存储器的状态。“修正(或纠正或改正)数据”用于指没有错误位的被转录的数据。
[0037]请参见图1，图1为本专利技术实施例提供的一种闪存结构示意图，所述闪存结构具有内部纠错功能，所述闪存结构100包括：闪存存储阵列1、位线多路选择器2、驱动电路3、ECC
解码器4、输出选择模块5、晶片管脚6、页面缓冲器7和ECC编码器8；闪存存储阵列1通过位线多路选择器2与驱动电路3相连；驱动电路3依次通过ECC解码器4和输出选择模块5与晶片管脚6相连；晶片管脚6依次通过页面缓冲器7和ECC编码器8与驱动电路3相连。
[0038]具体的，所述ECC解码器将校正后的数据输出到输出选择模块5的输入。
[0039]所述ECC编码器8将校正后的数据输出到驱动电路3的输入。
[0040]该闪存结构通过在闪存结构的编程路径中加入ECC编码器，在读取路径中加入ECC解码器，使得闪存结构中的数据编程和数据读取均具有ECC纠错功能，进而提供一种内部具有纠错功能的闪存结构，扩展了闪存结构的应用范围。
[0041]其中，本实施例中驱动电路3为读出放大器和总位线驱动电路，用于驱动位线多路选择器。
[0042]本实施例中所述ECC编码器和ECC解码器是相互匹配使用的器件，本实施例中不限定ECC编码器和ECC解码器的具体形式。
[0043]可选的，ECC编码器为汉明编码器，且为128位加8位的汉明编码器，通过128位+8位纠正一位错误。
[0044]可选的，ECC解码器也为128位解码器。
[0045]本实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存结构，其特征在于，具有内部纠错功能，所述闪存结构包括：闪存存储阵列、位线多路选择器、驱动电路、ECC解码器、输出选择模块、晶片管脚、页面缓冲器和ECC编码器；所述闪存存储阵列通过所述位线多路选择器与所述驱动电路相连；所述驱动电路依次通过所述ECC解码器和所述输出选择模块与所述晶片管脚相连；所述晶片管脚依次通过所述页面缓冲器和所述ECC编码器与所述驱动电路相连。2.根据权利要求1所述的闪存结构，其特征在于，所述ECC编码器为汉明编码器。3.根据权利要求2所述的闪存结构，其特征在于，所述ECC编码器为128位加8位的汉明编码器。4.根据权利要求2所述的闪存结构，其特征在于，所述ECC解码器为输出128位数据的ECC解码器。5.根据权利要求1所述的闪存结构，其特征在于，所述驱动电路为读出放大器和总位线驱动电路。6.根据权利要求1
‑
5任意一项所述的闪存结构，其特征在于，所述闪存结构为NOR闪存。7.一种数据处理方法，其特征在于，应用于权利要求1
‑
6任意一项所述的闪存结构，所述数据处理方法包括：通过晶片管脚获取...

【专利技术属性】
技术研发人员：王少龙，王志刚，
申请(专利权)人：珠海创飞芯科技有限公司，
类型：发明
国别省市：