一种低密勒电容的VDMOS器件制造技术

本发明专利技术提供一种低密勒电容的VDMOS器件结构，属于功率半导体器件技术领域。本发明专利技术提出的一种低密勒电容VDMOS器件，通过将多晶硅电极区进行不同类型掺杂，以PN结自隔离的方法将其分为三段，将与JFET区交叠的部分和金属化源极短接，从而使得栅漏的交叠面积大大减小，实现了对密勒电容的有效降低。另外通过在JFET区顶部引入高掺杂区以弥补导通电阻的增大。因此，本发明专利技术结构在保证VDMOS原有的基本电学性能的基础上，有效地降低了密勒电容，减小了器件的开关损耗。件的开关损耗。件的开关损耗。

【技术实现步骤摘要】
一种低密勒电容的VDMOS器件


[0001]本专利技术属于功率半导体器件
，具体涉及一种低密勒电容的VDMOS器件。

技术介绍

[0002]功率VDMOS器件的出现使得功率MOSFET得以商用化，其利用了双扩散工艺，通过控制两个结的结深来形成沟道区，减少了所需掩模版的数量，节约了成本。由于功率VDMOS具有很高的输入阻抗，开关速度快，很快超越了功率BJT成为主流的功率开关管，在各大高压开关电源中广泛应用。
[0003]功率VDMOS器件通常作为功率开关管用于能源转换，由于其单极载流子导电，具有很快的开关速度，但同时由于其本身存在的寄生电容，尤其是密勒电容(C
GD
)的存在，使得器件在开启和关断过程的时间大为延长，这同时也使得器件在开启和关断过程中有较大的开关损耗。为了使得器件获得更快的开关速度，减小开关过程中带来的损耗，减小密勒电容是最直接有效的方法。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在提出一种低密勒电容的VDMOS器件，可以有效地减小密勒电容，提高器件的开关本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低密勒电容的VDMOS器件，包括金属化漏极(1)、位于金属化漏极(1)上的重掺杂第一导电类型半导体衬底(2)、位于重掺杂第一导电类型半导体衬底(2)之上的轻掺杂第一导电类型半导体体区(3)、位于所述轻掺杂第一导电类型半导体体区(3)顶部中间的第一导电类型半导体高掺杂区(5)；所述轻掺杂第一导电类型半导体体区(3)顶部左右两侧具有第二导电类型半导体体区(4)；所述第二导电类型半导体体区(4)中具有紧邻的第二导电类型半导体重掺杂接触区(6)和第一导电类型半导体源区(7)；所述第一导电类型半导体源区(7)与第一导电类型半导体高掺杂区(5)之间的第二导电类型半导体体区(4)为沟道区；所述部分第一导电类型半导体源区(7)、所述沟道区和第一导电类型半导体高掺杂区(5)之上为栅氧化层(8)；所述栅氧化层(8)之上为多晶硅电极区；所述多晶硅电极区由位于两侧的重掺杂第一导电类型多晶硅栅电极区(9)和位于中部的轻掺杂第二导电类型多晶硅源电极区(10)构成；所述多晶硅电极区通过所述栅氧化层(8)及包围多晶硅电极区的第一介质层(11)，与金属化源极(12)实现电气隔离；所述第二导电类型半导体重掺杂接触区(6)与第一导电类型半导体源区(7)，都和金属化源极(12)以欧姆接触的形式直接接触；其特征在于：所述重掺杂第一导电类型多晶硅栅电极区(9)完全覆盖沟道区；所述重掺杂第一...

【专利技术属性】
技术研发人员：高巍，李曦，周春颖，任敏，叶钰麒，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：