VCSEL芯片的制备方法技术

本发明专利技术提供了一种VCSEL芯片的制备方法。VCSEL芯片的制备方法包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的不同方向的氧化速率；步骤S30：根据预设氧化图形和VCSEL芯片的不同方向的氧化速率确定各个氧化开孔的大小和位置；步骤S40：在预设时间内，在限制层上氧化出氧化图形。本发明专利技术解决了现有VCSEL技术中形成偏振的设计较难的问题。的问题。的问题。

【技术实现步骤摘要】
VCSEL芯片的制备方法


[0001]本专利技术涉及芯片制备
，具体而言，涉及一种VCSEL芯片的制备方法。

技术介绍

[0002]现有VCSEL激光技术加以偏振需搭配额外多个工艺方法或者器件才能得以实现，而在这种加工方法需要对多个部件进行操作，或者需要多个人同时对多个部件进行操作，大大增加了制作成本，且操作的难度过大。

技术实现思路

[0003]本方案通过在现有制程基础上不增加额外工艺和成本实现VCSEL偏振，即通过简单的氧化开孔的布局设计即可达成。本专利技术的主要目的在于提供一种VCSEL芯片的制备方法，以解决现有技术中VCSEL芯片低成本设计难以实现偏振的问题。
[0004]为了实现上述目的，根据本专利技术的一个方面，提供了一种VCSEL芯片的制备方法，包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的不同方向的氧化速率；步骤S30：根据预设氧化图形和VCSEL芯片的不同方向的氧化速率确定各个氧化开孔的大小和位置；步骤S40：在预设时间内，在限制层上氧化出氧化图形。
[0005]进一步地，步骤S10包括：步骤S11：获取VCSEL芯片的预设偏振方向；步骤S12：根据预设偏振方向确定预设氧化图形。
[0006]进一步地，步骤S20包括：步骤S21：获取限制层的晶格方向；步骤S22：根据晶格方向确定不同方向的标定氧化速率。
[0007]进一步地，在步骤S22中还包括：步骤S221：预先模拟设置氧化开孔的直径，并作为标准直径；步骤S222：根据标准直径和晶格方向确定不同方向的标定氧化速率。
[0008]进一步地，晶格方向包括<100>方向和<110>方向。
[0009]进一步地，在氧化开孔为标准直径时，<100>方向的氧化速率大于<110>方向的氧化速率。
[0010]进一步地，标定氧化速率的大小由晶格方向、氧化开孔的大小、氧化开孔的形状、氧化温度、氧化方式、被氧化的材料中的至少一者确定。
[0011]进一步地，步骤S30包括：根据限制层的不同方向的标定氧化速率以及预设氧化图形确定在预设时间内各个氧化开孔的氧化距离；根据各个氧化开孔的氧化距离确定各个氧化开孔的开设位置。
[0012]进一步地，步骤S30包括：根据预设氧化图形和各个氧化开孔的开设位置确定各个氧化开孔的氧化距离；根据氧化距离以及预设时间确定各个氧化开孔的目标氧化速率；根据限制层的不同方向的标定氧化速率以及各个氧化开孔的目标氧化速率的差值，调整各个氧化开孔的大小。
[0013]进一步地，在根据限制层的不同方向的标定氧化速率以及各个氧化开孔的目标氧化速率的差值，调整各个氧化开孔的大小的过程中，若标定氧化速率等于目标氧化速率，调
整对应的氧化开孔的直径为标准直径；若标定氧化速率大于目标氧化速率，调整对应的氧化开孔的直径小于标准直径；若标定氧化速率小于目标氧化速率，调整对应的氧化开孔的直径大于标准直径。
[0014]应用本专利技术的技术方案，VCSEL芯片的制备方法，包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层的不同方向的氧化速率；步骤S30：根据预设氧化图形和VCSEL芯片的不同方向的氧化速率确定各个氧化开孔的大小和位置；步骤S40：在预设时间内，在限制层上氧化出氧化图形。
[0015]获取VCSEL芯片的预设氧化图形，然后根据预设氧化图形对光罩上的开孔的大小和位置进行设计，以使得整个限制层在氧化时，可以在预设时间内得到的图形为氧化图形。以使得形成的VCSEL芯片的性质为最终想要的性质。在获取VCSEL芯片的限制层的不同方向的氧化速率的过程中，不同方向的氧化速率会受到晶格方向的影响，进而导致在相同的孔径下不同方向的氧化速率是不同的。而后续可以通过改变氧化开孔的大小和位置来弥补晶格方向上不同的方向的氧化速率的差距，以使得各个氧化开孔处的在预设时间内对限制层的氧化能够到达预设氧化图形的边缘，进而形成与预设氧化图形相近或者相同的氧化图形。
附图说明
[0016]构成本申请的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0017]图1示出了本专利技术的一个可选实施例的氧化开孔的排布示意图；
[0018]图2示出了图1中氧化开孔下氧化的氧化图形的示意图；
[0019]图3示出了本专利技术的另一个可选实施例的氧化开孔的排布示意图；
[0020]图4示出了图4中氧化开孔下氧化的氧化图形的示意图；
[0021]图5示出了本专利技术的另一个可选实施例的氧化开孔的排布示意图；
[0022]图6示出了图5中氧化开孔下氧化的氧化图形的示意图；
[0023]图7示出了本专利技术的一个可选实施例的VCSEL芯片的制备方法的流程图。
[0024]其中，上述附图包括以下附图标记：
[0025]10、限制层；20、氧化开孔；30、氧化图形。
具体实施方式
[0026]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。
[0027]需要指出的是，除非另有指明，本申请使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0028]在本专利技术中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的，或者是针对部件本身在竖直、垂直或重力方向上而言的；同样地，为便于理解和描述，“内、外”是指相对于各部件本身的轮廓的内、外，但上述方位词并不用于限制本专利技术。
[0029]为了解决现有技术中VCSEL芯片的低成本设计难以实现偏振的问题，本专利技术提供
了一种VCSEL芯片的制备方法。
[0030]如图1至图7所示，VCSEL芯片的制备方法，包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取VCSEL芯片的限制层10的不同方向的氧化速率；步骤S30：根据预设氧化图形和VCSEL芯片的不同方向的氧化速率确定各个氧化开孔20的大小和位置；步骤S40：在预设时间内，在限制层10上氧化出氧化图形30。
[0031]获取VCSEL芯片的预设氧化图形，然后根据预设氧化图形对光罩上的开孔的大小和位置进行设计，以使得整个限制层10在氧化时，可以在预设时间内得到的图形为氧化图形30。以使得形成的VCSEL芯片的性质为最终想要的性质。在获取VCSEL芯片的限制层10的不同方向的氧化速率的过程中，不同方向的氧化速率会受到晶格方向的影响，进而导致在相同的孔径下不同方向的氧化速率是不同的。而后续可以通过改变氧化开孔20的大小和位置来弥补晶格方向上不同的方向的氧化速率的差距，以使得各个氧化开孔20在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种VCSEL芯片的制备方法，其特征在于，包括：步骤S10：获取VCSEL芯片的预设氧化图形；步骤S20：获取所述VCSEL芯片的限制层(10)的不同方向的氧化速率；步骤S30：根据所述预设氧化图形和所述VCSEL芯片的不同方向的氧化速率确定各个氧化开孔(20)的大小和位置；步骤S40：在预设时间内，在所述限制层(10)上氧化出氧化图形(30)。2.根据权利要求1所述的VCSEL芯片的制备方法，其特征在于，所述步骤S10包括：步骤S11：获取所述VCSEL芯片的预设偏振方向；步骤S12：根据所述预设偏振方向确定所述预设氧化图形。3.根据权利要求1所述的VCSEL芯片的制备方法，其特征在于，所述步骤S20包括：步骤S21：获取所述限制层(10)的晶格方向；步骤S22：根据所述晶格方向确定不同方向的标定氧化速率。4.根据权利要求3所述的VCSEL芯片的制备方法，其特征在于，在所述步骤S22中还包括：步骤S221：预先模拟设置所述氧化开孔(20)的直径，并作为标准直径；步骤S222：根据所述标准直径和所述晶格方向确定不同方向的标定氧化速率。5.根据权利要求4所述的VCSEL芯片的制备方法，其特征在于，所述晶格方向包括<100>方向和<110>方向。6.根据权利要求5所述的VCSEL芯片的制备方法，其特征在于，在所述氧化开孔(20)为所述标准直径时，所述<100>方向的氧化速率大于所述<110>方向的氧化速率。7.根据权利要求4所...

【专利技术属性】
技术研发人员：郭铭浩，周圣凯，赖威庭，王立，李念宜，
申请(专利权)人：浙江睿熙科技有限公司，
类型：发明
国别省市：