一种电源电路封装结构及其封装方法技术

本发明专利技术公开电源电路封装结构，包括塑封体、塑封体上的IC控制芯片、IC控制芯片两侧的第一金属基岛、第二金属基岛、连接IC控制芯片和第一金属基岛的MOS开关芯片，MOS开关芯片上设置第一聚酰亚胺层，IC控制芯片设置第二聚酰亚胺层，MOS开关芯片设置第一聚酰亚胺层的第一铜柱、与第一铜柱垂直并与第一金属基岛贴合的第一铜块，第一金属基岛向外延伸的第一引脚，贯穿第一聚酰亚胺层和第二聚酰亚胺层的第二铜柱和第二铜块，IC控制芯片上设置有位于第二铜柱之间第三铜柱、与第三铜柱垂直并与第二金属基岛贴合的第三铜块，第二金属基岛连接有向外延伸的第二引脚。本发明专利技术还提供电源电路封装方法，大大降低功耗并提高了工作频率。大大降低功耗并提高了工作频率。大大降低功耗并提高了工作频率。

【技术实现步骤摘要】
一种电源电路封装结构及其封装方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种电源电路的封装结构及其封装方法。

技术介绍

[0002]通常电源电路包含的主要器件有功率开关、集成电路(Integrated circuit，简称IC)、保护器件和无源器件。其中，功率开关常用的是金属氧化物半导体场效应晶体管(MOSFET Metallic Oxide Semiconductor Field Effect Transistor，简称MOSFET)或绝缘栅极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)。IC可以是驱动芯片或PWM控制芯片，或两者的组合。MOSFET作为开关，受IC控制，完成对输入电源的脉宽调制，经过无源器件输出负载需要的电压。
[0003]目前主流的电源电路的封装方法，多采用将MOSFET、IC、无源器件集中封装在同一封装体内，内部通过金属基岛、金属引线，将各类器件互连以实现电路功能。由于开关电源的特性，决定了其需要传递很大的电流，而器件间的引线会使得整个电源电路的寄生电阻和寄生电感明显增大，进而影响电路的电流密度以及开关频率。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种具有低寄生电阻、低寄生电感和提高电路集成度的电源电路封装结构及其封装方法，来解决上述存在的技术问题，具体采用以下技术方案来实现。
[0005]第一方面，本专利技术提供了一种电源电路封装结构，包括塑封体、位于所述塑封体上的IC控制芯片、位于所述IC控制芯片两侧的第一金属基岛、与所述IC控制芯片连接的第二金属基岛、连接所述IC控制芯片和所述第一金属基岛的MOS开关芯片，所述MOS开关芯片上表面设置有第一聚酰亚胺层，所述IC控制芯片下表面设置有第二聚酰亚胺层，所述MOS开关芯片的一侧设置有贯穿所述第一聚酰亚胺层并间隔排列的第一铜柱、与所述第一铜柱垂直并与所述第一金属基岛的第一端面贴合的第一铜块，所述第一金属基岛的第二端面向外延伸的第一引脚，所述MOS开关芯片的另一侧设置有分别贯穿所述第一聚酰亚胺层和所述第二聚酰亚胺层并间隔排列的第二铜柱、与所述第二铜柱垂直并位于所述第一聚酰亚胺层和所述第二聚酰亚胺层之间的第二铜块，所述IC控制芯片上设置有位于所述第二铜柱之间并贯穿所述第二聚酰亚胺层的第三铜柱、与所述第三铜柱垂直并与所述第二金属基岛的一端贴合的第三铜块，所述第二金属基岛的另一端连接有向外延伸的第二引脚。
[0006]第二方面，本专利技术还提供了一种电源电路封装方法，包括以下步骤：
[0007]将两个MOS开关芯片上表面涂覆一层聚酰亚胺层，去除芯片的引线窗口处的聚酰亚胺形成第一聚酰亚胺层，并植入铜球进行生长形成贯穿所述第一聚酰亚胺层间隔排列的第一铜柱和位于所述MOS开关芯片另一侧的第一子铜柱，向所述第一铜柱、所述第一子铜柱上覆盖一层金属并去除多余的金属，形成位于所述第一铜柱上的第一铜块和位于所述第一
子铜柱上的第一子铜块；
[0008]在IC控制芯片表面形成第二聚酰亚胺层、贯穿所述第二聚酰亚胺层并间隔排列的第二子铜柱、位于所述第二子铜柱之间的第三铜柱、垂直于所述第二子铜柱的第二子铜块及垂直于所述第三铜柱的第三铜块；
[0009]采用金属框架、分别与金属框架固定连接的两个第一金属基岛和位于所述第一金属基岛之间的第二金属基岛，使两个所述MOS开关芯片的第一铜块与第一金属基岛的底面通过导电银胶相连，所述第一金属基岛连接第一引脚，所述第二金属基岛连接第二引脚；
[0010]将所述IC控制芯片翻转180
°
并与所述第二金属基岛通过银胶相连，所述IC控制芯片置于所述第一金属基岛之间且所述MOS开关芯片对称设置于所述IC控制芯片两侧，所述第一子铜块与所述第二子铜块相连、所述第三铜块与所述第二金属基岛相连，对所述第一子铜块和所述第二子铜块进行热键合形成第二铜块、所述第一子铜柱与所述第二铜柱热键合形成第二铜柱；
[0011]将所述金属框架切断并进行塑封体填充密封，以得到电源电路封装结构。
[0012]本专利技术提供了一种电源电路封装结构及其封装方法，相对于现有技术，具有以下的有益效果：
[0013]通过将两个MOS开关芯片上表面涂覆一层聚酰亚胺层，去除芯片的引线窗口处的聚酰亚胺形成第一聚酰亚胺层，并植入铜球进行生长形成贯穿第一聚酰亚胺层间隔排列的第一铜柱和位于所述MOS开关芯片另一侧的第一子铜柱，向第一铜柱、第一子铜柱上覆盖一层金属并去除多余的金属，形成位于第一铜柱上的第一铜块和位于第一子铜柱上的第一子铜块，在IC控制芯片表面形成第二聚酰亚胺层、贯穿第二聚酰亚胺层并间隔排列的第二子铜柱、位于第二子铜柱之间的第三铜柱、垂直于第二子铜柱的第二子铜块及垂直于第三铜柱的第三铜块，采用热键合将IC控制芯片与两个MOS开关芯片相连，两个金属基岛分别连接两个MOS开关芯片，采用两颗MOS开关芯片与IC控制芯片精密巧妙的在较小尺寸范围内贴合在一起，使得整个电路具有极低的传输电阻和极低的寄生电感，大大降低了功耗并提高了工作频率。同时，也减小了整个封装体的体积，使得电路具有更小的外形，应用场景得以大大拓宽。
附图说明
[0014]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0015]图1为本专利技术实施例提供的电源电路封装方法的流程图；
[0016]图2至图6为本专利技术实施例提供的电源电路封装方法的过程图；
[0017]图7为本专利技术实施例提供的电源电路封装结构的结构示意图。
[0018]主要元件符号说明如下：
[0019]10
‑
电源电路封装结构；11
‑
塑封体；12
‑
IC控制芯片；13
‑
第一金属基岛；14
‑
第二金属基岛；15
‑
MOS开关芯片；16
‑
第一聚酰亚胺层；17
‑
第二聚酰亚胺层；18
‑
第一铜柱；19
‑
第一铜块；20
‑
第二铜柱；21
‑
第一子铜柱；22
‑
第二子铜柱；23
‑
第二铜块；24
‑
第一子铜块；25
‑
第
二子铜块；26
‑
第三铜柱；27
‑
第三铜块；28
‑
第一引脚；29
‑
第二引脚；30
‑
金属框架。
具体实施方式
[0020]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源电路封装结构，其特征在于，包括塑封体、位于所述塑封体上的IC控制芯片、位于所述IC控制芯片两侧的第一金属基岛、与所述IC控制芯片连接的第二金属基岛、连接所述IC控制芯片和所述第一金属基岛的MOS开关芯片，所述MOS开关芯片上表面设置有第一聚酰亚胺层，所述IC控制芯片下表面设置有第二聚酰亚胺层，所述MOS开关芯片的一侧设置有贯穿所述第一聚酰亚胺层并间隔排列的第一铜柱、与所述第一铜柱垂直并与所述第一金属基岛的第一端面贴合的第一铜块，所述第一金属基岛的第二端面向外延伸的第一引脚，所述MOS开关芯片的另一侧设置有分别贯穿所述第一聚酰亚胺层和所述第二聚酰亚胺层并间隔排列的第二铜柱、与所述第二铜柱垂直并位于所述第一聚酰亚胺层和所述第二聚酰亚胺层之间的第二铜块，所述IC控制芯片上设置有位于所述第二铜柱之间并贯穿所述第二聚酰亚胺层的第三铜柱、与所述第三铜柱垂直并与所述第二金属基岛的一端贴合的第三铜块，所述第二金属基岛的另一端连接有向外延伸的第二引脚。2.根据权利要求1所述的电源电路封装结构，其特征在于，所述第一铜块的尺寸大于所述第二铜块的尺寸，所述第一金属基岛的尺寸大于所述第二金属基岛的尺寸。3.根据权利要求1所述的电源电路封装结构，其特征在于，平行于塑封体方向上，所述第二金属基岛的高度小于所述第一金属基岛的高度，所述第一铜块、所述第二铜块和所述第三铜块位于同一水平线。4.一种电源电路封装方法，其特征在于，包括以下步骤：将两个MOS开关芯片上表面涂覆一层聚酰亚胺层，去除芯片的引线窗口处的聚酰亚胺形成第一聚酰亚胺层，并植入铜球进行生长形成贯穿所述第一聚酰亚胺层间隔排列的第一铜柱和位于所述MOS开关芯片另一侧的第一子铜柱，向所述第一铜柱、所述第一子铜柱上覆盖一层金属并去除多余的金属，形成位于所述第一铜柱上的第一...

【专利技术属性】
技术研发人员：顾岚雁，林河北，梅小杰，解维虎，陈永金，
申请(专利权)人：深圳市金誉半导体股份有限公司，
类型：发明
国别省市：