具有BISR逻辑电路的存储器控制器、其操作方法及存储系统技术方案

本申请公开了具有BISR逻辑电路的存储器控制器、其操作方法及存储系统。存储器控制器包括核心处理器和内建自修复(BISR)逻辑电路。核心处理器包括具有多个寄存器值的寄存器文件，这些寄存器值对应于控制存储器件的自修复操作的修复命令。BISR逻辑电路从核心处理器接收多个寄存器值中的至少一个，并将多个寄存器值中的至少一个转换为修复命令中的至少一个，以向存储器件输出修复命令中的至少一个。核心处理器响应于从与存储器控制器耦接的外部固件输出的固件指令向BISR逻辑电路传送多个寄存器值中的至少一个。存器值中的至少一个。存器值中的至少一个。

【技术实现步骤摘要】
具有BISR逻辑电路的存储器控制器、其操作方法及存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年9月28日提交的申请号为10
‑
2020
‑
0126404的韩国申请的优先权，其全部内容通过引用合并于此。


[0003]本教导的各种实施例涉及存储系统，并且更具体地，涉及具有简化的内建自修复(BISR)逻辑电路的存储器控制器、操作该存储器控制器的方法以及包括该存储器控制器的存储系统。

技术介绍

[0004]随着半导体技术的发展，已经产生了具有大储存容量的高性能存储器件。近来，在存储器件的批量生产中，已不可避免地使用了用备用单元(也称为冗余单元)替换故障单元(也称为失效单元)的各种修复技术，以提高存储器件的质量和制造良率。在大多数片上系统(SOC)中采用的嵌入式存储器件使用单独的高成本测试设备进行测试和修复，从而增大了嵌入式存储器件的总制造成本。因此，已通过内建自测试(BIST)技术来获得有关失效单元的失效信息，并且已使用内建自修复(BISR)电路来修复失效单元。通常，BI本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器，其包括：核心处理器，所述核心处理器包括具有多个寄存器值的寄存器文件，所述多个寄存器值对应于控制存储器件的自修复操作的修复命令；和内建自修复逻辑电路，所述内建自修复逻辑电路被配置为从所述核心处理器接收所述多个寄存器值中的至少一个，并被配置为将所述多个寄存器值中的至少一个转换为所述修复命令中的至少一个，以向所述存储器件输出所述修复命令中的至少一个，其中，所述核心处理器被配置为：响应于从与所述存储器控制器耦接的外部固件输出的固件指令，向所述内建自修复逻辑电路传送所述多个寄存器值中的至少一个。2.根据权利要求1所述的存储器控制器，其中，在所述寄存器文件中储存的所述多个寄存器值分别对应于用于所述存储器件的自修复操作的所述修复命令。3.根据权利要求1所述的存储器控制器，其中，所述寄存器文件包括多个寄存器段；其中，所述多个寄存器段中的每一个包括多个物理寄存器；以及其中，所述多个物理寄存器中的每一个储存特定的寄存器值。4.根据权利要求3所述的存储器控制器，其中，在所述多个寄存器段的每一个寄存器段中储存的寄存器值对应于用于所述存储器件的自修复操作的一个修复命令集。5.根据权利要求3所述的存储器控制器，其中，所述多个物理寄存器中的每一个被配置为由唯一的寄存器地址指定。6.根据权利要求5所述的存储器控制器，其中，所述核心处理器被配置为：向所述内建自修复逻辑电路顺序地传送在所述多个寄存器段之中的以由所述固件指令选择的寄存器地址起始的寄存器段中的寄存器值。7.根据权利要求1所述的存储器控制器，其中，所述内建自修复逻辑电路包括：寄存器值到命令转换器，所述寄存器值到命令转换器将从所述核心处理器输出的至少一个寄存器值转换为至少一个修复命令，以输出所述至少一个修复命令。8.根据权利要求7所述的存储器控制器，其中，所述内建自修复逻辑电路还包括：修复模式信号发生器，所述修复模式信号发生器被配置为生成用于指定信号传输路径的修复模式控制信号，通过所述信号传输路径将所述修复命令从所述内建自修复逻辑电路传送至所述存储器件；和中断发生器，所述中断发生器被配置为生成中断信号，所述中断信号具有与所述内建自修复逻辑电路的状态有关的信息。9.根据权利要求8所述的存储器控制器，其中，所述内建自修复逻辑电路被配置为：在生成所述修复模式控制信号之后，生成第一中断信号，所述第一中断信号具有与所述内建自修复逻辑电路处于能够接收所述寄存器值的状态有关的信息。10.根据权利要求8所述的存储器控制器，其中，所述内建自修复逻辑电路被配置为：在向所述存储器件传送所述修复命令之后，生成具有与以下状态有关的信息的第二中断信号：所述内建自修复逻辑电路终止了向所述存储器件传送所述修复命令的操作。11.根据权利要...

【专利技术属性】
技术研发人员：金宝拉，禹洙海，林在日，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：