一种GOI测试电路结构制造技术

本发明专利技术提供一种GOI测试电路结构，包括形成于一衬底内的多个呈条状且平行设置的AA区，相邻的AA区之间形成有STI，衬底上依次形成有栅氧化层、多晶硅栅极和多个计数结构，所有计数结构平行设置，每个计数结构对应设置在一个STI上方，每个计数结构靠近一个AA区设置，并用于对AA区中的热点进行定位，可以实现电性测试热点的清晰定位，并为物理剥层以及FIB切截面制备TEM样品时提供热点定位的标准，大大改善了GOI测试失效分析的效率，切中目标位置截面的成功率，还在制程上可实现性强，具有很高的实用价值。实用价值。实用价值。

【技术实现步骤摘要】
一种GOI测试电路结构


[0001]本专利技术涉及半导体测试领域，特别涉及一种针对GOI（Gate Oxide Integrity，栅氧完整性）测试的电路结构。

技术介绍

[0002]GOI测试是一种评估MOS器件中栅氧化层质量的可靠性测试，其针对GOI异常失效的样品，需要进行GOI失效分析，从而找出GOI测试失效的根本原因，以辅助制程改善。由于GOI测试电路结构的面积很大，失效点不明显，这就需要先进行电性测试对失效点（即热点位置）进行定位，然后，针对热点位置进行剥层，在剥层至多晶硅栅极时，找到准确的失效点后再切截面（即采用FIB切截面）制备TEM样品，通过TEM观察和元素分析获取GOI失效点异常物质的成分，以分析得到GOI测试失效的根本原因。
[0003]对于salicide层能够直接看到的失效点，在切截面制备TEM样品时，由于没有可以借助定位的标尺，同时由于击穿位置不明显，很容易错过实际的失效点，导致制备的TEM样品无法看到失效点或者无失效点。

技术实现思路

[0004]本专利技术的目的在于，提供一种GOI测试电路结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GOI测试电路结构，其特征在于，包括形成于一衬底内的多个呈条状且平行设置的AA区，相邻的所述AA区之间形成有STI，所述衬底上依次形成有栅氧化层、多晶硅栅极和多个计数结构，所有所述计数结构平行设置，且每个所述计数结构对应设置在一个所述STI上方，每个所述计数结构靠近一个所述AA区设置，并用于对所述AA区中的热点进行定位。2.如权利要求1所述的GOI测试电路结构，其特征在于，所述计数结构的延伸方向与所述AA区的延伸方向相同，且每个所述计数结构均为由多个计数连接孔定向排列组成的点状标尺。3.如权利要求2所述的GOI测试电路结构，其特征在于，在从所述STI的一端向另一端延伸的方向上具有N个标位，相邻两个标位之间的间距均为A，其中，A的取值范围为0.1μm~0.2μm；在非五的倍数标位处，每个标位处均设置有一个计数连接孔，且非五的倍数标位处的所有所述计数连接孔均在一直线上；在五的倍数标位处，每个标位处放置至少一个计数连接孔，每个所述标位处的所有所述计数连接孔的连线与所述直线垂直，每个相邻的五的倍数标位处的所述计数连接孔的数量不同，以及设置位置也不同。4.如权利要求2所述的GOI测试电路结构，其特征在于，所有所述计数连接...

【专利技术属性】
技术研发人员：俞佩佩，王丽雅，胡明辉，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：