测试方法和装置制造方法及图纸

本发明专利技术实施例提供一种测试方法和装置，应用于对目标芯片的测试中，方法包括：获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；采用所述目标测试向量对所述目标芯片进行测试。本发明专利技术实施例通过在测试向量的端口信息中提取出到扫描端口信息并对扫描端口信息部分进行压缩，降低了测试向量的测试深度，减小了测试向量在ATE中的存储空间，从而降低了测试成本。从而降低了测试成本。从而降低了测试成本。

【技术实现步骤摘要】
测试方法和装置


[0001]本专利技术实施例涉及集成电路
，尤其涉及一种测试方法和装置。

技术介绍

[0002]随着集成电路设计在纳米领域的不断发展，芯片性能越来越强大。但是纳米级故障数目的增加以及芯片的时钟越来越快，使得可测性设计(Design For Testability，DFT)越来越复杂。而DFT已经成为设计超大规模集成(Very Large Scale Integration，VLSI)电路中的最重要一环。测试VLSI电路数字部分最主要的DFT技术包括扫描设计技术和逻辑内建自测试的方法，其中扫描测试技术应用最广泛。
[0003]相关技术中，芯片的测试方法为：通过自动测试向量生成(Automatic Test Pattern Generation，ATPG)工具产生针对芯片中各种故障模型的测试向量，将测试向量转换成自动测试设备(Automatic Test Equipment，ATE)所需要的特定格式的测试向量，由ATE将特定格式的测试向量输入芯片的被测模块，将被测模块的输出结果与预期存储的结果进行比较，从而判断芯片的被测模块是否合格。
[0004]然而，ATPG产生的测试向量都是通过转换工具直接转换成ATE所需要的特定格式的向量，使得测试向量占用ATE的存储空间大，从而导致芯片的测试成本高。

技术实现思路

[0005]本专利技术实施例提供一种测试方法和装置，以解决现有技术中直接通过转换工具对测试向量进行转换导致的测量向量占用深度大、芯片测量成本的问题。
[0006]本专利技术实施例的第一方面提供一种测试方法，应用于对目标芯片的测试中，包括：
[0007]获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
[0008]分别从每个所述测试向量的测试端口信息中提取扫描端口信息；
[0009]根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；
[0010]采用所述目标测试向量对所述目标芯片进行测试。
[0011]可选的，所述得到目标测试向量之前，所述方法还包括：
[0012]分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
[0013]对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
[0014]可选的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；分别从每个所述测试向量的测试端口信息中提取扫描端口信息和非扫描端口信息的方法，包括：
[0015]针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
[0016]可选的，所述采用所述目标测试向量对所述目标芯片进行测试，包括：
[0017]将所述目标测试向量输入所述目标芯片，得到输出结果；
[0018]将所述输出结果与预期结果进行比较，获取比较结果；
[0019]根据所述比较结果，判断所述目标芯片是否合格。
[0020]可选的，分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，所述方法还包括：
[0021]根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；
[0022]分别对每一个测试向量的配置部分进行修改；
[0023]根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量，包括：
[0024]针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
[0025]本专利技术实施例的第二方面提供一种测试装置，应用于对目标芯片的测试中，包括：
[0026]获取模块，用于获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
[0027]提取模块，用于分别从每个所述测试向量的测试端口信息中提取扫描端口信息；
[0028]处理模块，用于根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；
[0029]测试模块，用于采用所述目标测试向量对所述目标芯片进行测试。
[0030]可选的，所述提取模块还用于：在得到目标测试向量之前，分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
[0031]所述处理模块具体用于对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
[0032]可选的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；所述提取模块具体用于：
[0033]针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
[0034]可选的，所述测试模块具体用于：
[0035]将所述目标测试向量输入所述目标芯片，得到输出结果；
[0036]将所述输出结果与预期结果进行比较，获取比较结果；
[0037]根据所述比较结果，判断所述目标芯片是否合格。
[0038]可选的，所述获取模块还用于：
[0039]在分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；
[0040]分别对每一个测试向量的配置部分进行修改；
[0041]所述处理模块还用于：
[0042]针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和
格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
[0043]本专利技术实施例提供一种测试方法和装置，通过获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；然后分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；最后采用所述目标测试向量对所述目标芯片进行测试。由于从测试向量的测试端口信息中提取出了扫描端口信息，且扫描端口信息占用整个测试向量空间的大部分，因此，对扫描端口部分进行压缩，降低了测试向量的测试深度，减小了测试向量在ATE中占用的存储空间，从而降低了测试成本。
附图说明
[0044]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0045]图1是本专利技术一示例性实施例示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试方法，应用于对目标芯片的测试中，其特征在于，包括：获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；采用所述目标测试向量对所述目标芯片进行测试。2.根据权利要求1所述的方法，其特征在于，所述得到目标测试向量之前，所述方法还包括：分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。3.根据权利要求1所述的方法，其特征在于，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；分别从每个所述测试向量的测试端口信息中提取扫描端口信息和非扫描端口信息的方法，包括：针对任意一测试向量，根据该测试向量的所述描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。4.根据权利要求1-3任一项所述的方法，其特征在于，所述采用所述目标测试向量对所述目标芯片进行测试，包括：将所述目标测试向量输入所述目标芯片，得到输出结果；将所述输出结果与预期结果进行比较，获取比较结果；根据所述比较结果，判断所述目标芯片是否合格。5.根据权利要求1-4任一项所述的方法，其特征在于，分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，所述方法还包括：根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；分别对每一个测试向量的配置部分进行修改；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量，包括：针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到...

【专利技术属性】
技术研发人员：张鹏，许超，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：