一种驱动电路及显示装置制造方法及图纸

本发明专利技术实施例公开了一种驱动电路及显示装置，该驱动电路包括：第一移位寄存器、第一信号线和第二信号线，第一移位寄存器包括第一节点和第二节点，第一信号线给第一移位寄存器提供第一输入信号，第二信号线给第一移位寄存器提供第二输入信号，第一移位寄存器用于根据第一输入信号和第二输入信号，控制第一节点和第二节点的电位；驱动模块，分别电连接第一节点、第二节点、第一信号线和第二信号线，用于检测第一节点和第二节点的电位，并根据两者的电位检测结果调节第一输入信号和/或第二输入信号。本发明专利技术实施例中，能够确保驱动电路工作的稳定性，提高显示画面的显示质量。提高显示画面的显示质量。提高显示画面的显示质量。

【技术实现步骤摘要】
一种驱动电路及显示装置


[0001]本专利技术实施例涉及显示技术，尤其涉及一种驱动电路及显示装置。

技术介绍

[0002]随着显示技术的发展，显示面板的集成度越来越高，成本越来越低，开发非晶硅栅极驱动(Amorphous Silicon Gate，ASG)成了新的课题。利用ASG技术将栅极驱动电路直接集成在玻璃基板上，从而在实现窄边框设计的同时，有效提高显示装置的集成度，并降低其制造成本。
[0003]ASG电路通常包括多级移位寄存器单元，各级移位寄存单元的输出端与扫描信号线一一对应电连接，通过依次向各条扫描信号线输出扫描信号的有效电平，以实现逐行扫描功能，使得显示面板呈现出相应的显示画面。
[0004]现有的显示面板在高温高湿环境下工作时，由于各级移位寄存单元的信号输出端以及相应节点电连接的晶体管存在固有的漏电流，因而使得各级移位寄存单元的信号输出端以及相应节点无法保持为扫描信号的正常电位，致使信号输出端以及相应的节点处的电位发生漂移，导致显示面板中移位寄存单元的输出端所在线路G线出现抖动。

技术实现思路

[0005]本专利技术提供一种驱动电路及显示装置，以解决现有显示装置中ASG特性漂移导致稳定性差的问题。
[0006]第一方面，本专利技术实施例提供了一种驱动电路，包括：
[0007]第一移位寄存器、第一信号线和第二信号线，所述第一移位寄存器包括第一节点和第二节点，所述第一信号线给所述第一移位寄存器提供第一输入信号，所述第二信号线给所述第一移位寄存器提供第二输入信号，所述第一移位寄存器用于根据所述第一输入信号和所述第二输入信号，控制所述第一节点和所述第二节点的电位；
[0008]驱动模块，分别电连接所述第一节点、所述第二节点、所述第一信号线和所述第二信号线，用于检测所述第一节点和所述第二节点的电位，并根据两者的电位检测结果调节所述第一输入信号和/或所述第二输入信号。
[0009]第二方面，本专利技术实施例还提供了一种显示装置，包括如上所述的驱动电路。
[0010]本专利技术实施例，通过设置第一移位寄存器，并且由第一信号线给第一移位寄存器提供第一输入信号，第二信号线给第一移位寄存器提供第二输入信号，使得第一寄存器在第一输入信号和第二输入信号的作用下进行工作，此时，第一移位寄存器根据第一输入信号和第二输入信号来控制第一节点和第二节点的电位，通过驱动模块检测第一节点和第二节点的电位，并根据两者的电位检测结果调节第一输入信号和/或第二输入信号，以保证第一移位寄存器中第一节点和第二节点的电位稳定，减小第一节点和第二节点的驱动能力的差异，保证第一移位寄存器的稳定输出，进而能够确保驱动电路工作的稳定性，提高显示画面的显示质量。
附图说明
[0011]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本专利技术的一些具体的实施例，对于本领域的技术人员来说，可以根据本专利技术的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本专利技术的权利要求范围之内。
[0012]图1是现有技术中相关的ASG电路结构示意图；
[0013]图2是图1中移位寄存单元的电路结构示意图；
[0014]图3是图2中移位寄存单元的驱动时序图；
[0015]图4是本专利技术实施例提供的一种驱动电路的结构示意图；
[0016]图5是本专利技术实施例提供的一种ASG电路结构示意图；
[0017]图6是本专利技术实施例提供的另一种驱动电路的结构示意图；
[0018]图7是图6中探测单元的一种具体电路结构示意图；
[0019]图8是图6中激励单元的一种具体电路结构示意图；
[0020]图9是图6中激励单元的另一种具体电路结构示意图；
[0021]图10是图6中激励单元的又一种具体电路结构示意图；
[0022]图11是本专利技术实施例提供的另一种驱动电路的结构示意图；
[0023]图12是本专利技术实施例提供的一种第一移位寄存器的结构示意图；
[0024]图13是图12中一种第一移位寄存器的具体电路结构示意图；
[0025]图14是本专利技术实施例提供的又一种驱动电路的结构示意图；
[0026]图15是本专利技术实施例提供的一种第一移位寄存电路的驱动时序图；
[0027]图16是本专利技术实施例提供的另一种第一移位寄存器的结构示意图；
[0028]图17是图16中一种第一移位寄存器的具体电路结构示意图；
[0029]图18是本专利技术实施例提供的另一种第一移位寄存电路的驱动时序图；
[0030]图19是图16中另一种第一移位寄存器的具体电路结构示意图；
[0031]图20是本专利技术实施例提供的又一种第一移位寄存电路的驱动时序图；
[0032]图21是本专利技术实施例提供的又一种第一移位寄存电路的驱动时序图；
[0033]图22是本专利技术实施例提供的又一种第一移位寄存电路的驱动时序图。
具体实施方式
[0034]为使本专利技术的目的、技术方案和优点更加清楚，以下将参照本专利技术实施例中的附图，通过实施方式清楚、完整地描述本专利技术的技术方案，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。
[0035]图1是现有技术中相关的ASG电路结构示意图，图2是图1中移位寄存单元的电路结构示意图，图3是图2中移位寄存单元的驱动时序图。结合图1、图2和图3所示，显示面板包括显示区AA
’
和非显示区NA
’
，其中，在显示区AA
’
中包括多条扫描线10
’
和多条数据线20
’
，扫描线10
’
和数据线20
’
限定形成沿多行多列分布的子像素30
’
；在非显示区NA
’
，ASG电路通常包括多个级联设置的移位寄存单元40
’
；每个移位寄存单元41
’
包括输入模块401
’
、下拉控
制模块402
’
、下拉模块403
’
、输出模块404
’
、上拉模块405
’
、关断模块406
’
、存储电容C1
’
、信号控制端FW
’
、关断控制端BW
’
、电源信号端VGL
’
、信号输出端OUT
’
、信号输入端IN1
’
/IN2
’
和时钟信号端CK
’
(CK1
’
或CK2
’
)。各级移本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：第一移位寄存器、第一信号线和第二信号线，所述第一移位寄存器包括第一节点和第二节点，所述第一信号线给所述第一移位寄存器提供第一输入信号，所述第二信号线给所述第一移位寄存器提供第二输入信号，所述第一移位寄存器用于根据所述第一输入信号和所述第二输入信号，控制所述第一节点和所述第二节点的电位；驱动模块，分别电连接所述第一节点、所述第二节点、所述第一信号线和所述第二信号线，用于检测所述第一节点和所述第二节点的电位，并根据两者的电位检测结果调节所述第一输入信号和/或所述第二输入信号。2.根据权利要求1所述的驱动电路，其特征在于，所述第一节点为上拉节点，所述第二节点为下拉节点。3.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块包括探测单元和激励单元；所述探测单元的第一输入端电连接所述第一节点，第二输入端电连接所述第二节点，第一探测端电连接所述激励单元，且第二探测端电连接所述激励单元；所述激励单元的第一输出端电连接所述第一信号线，且第二输出端电连接所述第二信号线；所述激励单元用于检测所述第一探测端和所述第二探测端的电位，以此生成所述电位检测结果并调节所述第一输入信号和/或所述第二输入信号。4.根据权利要求3所述的驱动电路，其特征在于，所述探测单元包括第一开关器件、第二开关器件、第三开关器件和第四开关器件；所述第一开关器件连接在第一电源端和所述第一探测端之间，且所述第一开关器件的控制端电连接所述第一节点；所述第二开关器件连接在所述第一电源端和所述第二探测端之间，且所述第二开关器件的控制端电连接所述第二节点；所述第三开关器件连接在第二电源端和所述第一探测端之间，且所述第三开关器件的控制端电连接所述第二节点；所述第四开关器件连接在所述第二电源端和所述第二探测端之间，且所述第四开关器件的控制端电连接所述第一节点。5.根据权利要求4所述的驱动电路，其特征在于，所述第一开关器件至所述第四开关器件均为N型MOS晶体管，所述第一电源端的电压大于所述第二电源端的电压。6.根据权利要求3所述的驱动电路，其特征在于，所述激励单元用于在检测到所述第一探测端的电位大于所述第二探测端的电位时，调节所述第一输入信号以降低所述第一探测端和所述第二探测端的电位差；所述激励单元还用于在检测到所述第一探测端的电位小于所述第二探测端的电位时，调节所述第二输入信号以降低所述第一探测端和所述第二探测端的电位差。7.根据权利要求6所述的驱动电路，其特征在于，所述激励单元包括主控芯片和激励电路，所述激励电路包括第一激励器件和第二激励器件；所述第一激励器件的第一驱动端电连接所述主控芯片的第一控制端，第二驱动端电连接所述第一探测端，输入端电连接所述主控芯片的第三电源端，且输出端电连接所述第二
信号线；所述第二激励器件的第一驱动端电连接所述主控芯片的第二控制端，第二驱动端电连接所述第二探测端，输入端电连接所述主控芯片的第四电源端，且输出端电连接所述第一信号线。8.根据权利要求6或7所述的驱动电路，其特征在于，所述激励单元包括第五开关器件、第六开关器件、第七开关器件和第八开关器件；所述第五开关器件连接在第三电源端和所述第二信号线之间，且所述第五开关器件的控制端电连接所述第一探测端；所述第六开关器件连接在所述...

【专利技术属性】
技术研发人员：金慧俊，秦丹丹，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：