数据传输设备、硅基微显示器以及数据传输方法技术

本申请涉及显示控制技术领域，公开了一种数据传输设备、硅基微显示器以及数据传输方法。本申请的数据传输设备包括：输入模块，至少包括N个输入端口，且输入模块用于获取数据，每个输入端口的数据传输速率为N1；输出模块，连接至输入模块，且输出模块至少包括M个输出端口，并通过至少M个输出端口输出数据，M、N均为正整数，且M大于N，以使得每个输出端口的数据传输速率为M1小于N，所述输入模块包括N个接收单元，每一接收单元对应至一所述输入端口，且所述接收单元用于将接收到的第一数据进行串并转换，从而将所述第一数据转换为L路并行数据输出，L大于N，且L为正整数。本申请中输入端口和输出端口的数量设置可以有效降低在硅基微显示器的接收端减慢数据传输速度。微显示器的接收端减慢数据传输速度。微显示器的接收端减慢数据传输速度。

【技术实现步骤摘要】
数据传输设备、硅基微显示器以及数据传输方法


[0001]本申请涉及显示控制
，特别涉及一种数据传输设备、硅基微显示器以及数据传输方法。

技术介绍

[0002]由于科技的发展和不同应用需求的提出，在过去的几十年时间内，新型显示技术层出不穷。但是，在微显示领域，由于可以在成本、显示性能、功耗和屏幕尺寸等方面实现性能的综合优化，硅基微显示技术由于能够迎合集成电路工艺的发展趋势，充分利用先进工艺优势，具有体积小、分辨率高、光有效利用率高和功耗低等优点，正逐渐成为显示技术发展过程中的主流技术。
[0003]然而，针对数字驱动方式的硅基微显示，其分辨率为2K*2K时，数据带宽就已经达到38Gbps，每秒需要38Gbit的数据量，而现有技术中的硅基微显示在接收到38Gbps的数据时，由于处理速度的限制，往往难以及时处理，造成显示器播放的视频、图像卡顿，影响人们的使用体验。因此，如何在硅基微显示器的接收端减慢数据传输速度，是本领域亟待解决的技术问题。

技术实现思路

[0004]本申请实施例提供了一种数据传输设备、硅基微显示器以及数据传输方法。
[0005]第一方面，本申请实施例提供了一种数据传输设备包括：
[0006]输入模块，至少包括N个输入端口，且所述输入模块用于获取数据，每个输入端口的数据传输速率为N1；
[0007]输出模块，连接至所述输入模块，且所述输出模块至少包括M个输出端口，并通过所述至少M个输出端口输出所述数据，M、N均为正整数，且M大于N，以使得每个输出端口的数据传输速率M1小于N1；
[0008]所述输入模块包括N个接收单元，每一接收单元对应至一所述输入端口，且所述接收单元用于将接收到的第一数据进行串并转换，从而将所述第一数据转换为L路并行数据输出，L大于N，且L为正整数。
[0009]在上述第一方面的一种可能的实现中，所述接收单元包括：
[0010]放大器，用于获取所述第一数据，并对获取到的第一数据进行放大，以获取放大数据；
[0011]均衡器，一端连接至所述放大器，用于对所述放大数据进行衰减恢复，获取均衡数据；
[0012]时钟恢复电路，一端连接至所述均衡器，用于根据所述均衡数据恢复同步时钟；
[0013]解串器，连接至所述时钟恢复电路，用于根据所述均衡数据以及所述同步时钟，将所述均衡数据从串行信号转换成所述L路并行信号输出。
[0014]在上述第一方面的一种可能的实现中，上述数据传输设备还包括转换模块，所述
转换模块一端连接至所述输入模块的输出端，另一端连接至所述输出模块的输入端，用于将所述L路并行数据作X路并行数据输出，X为正整数，且X大于L。
[0015]在上述第一方面的一种可能的实现中，所述转换模块包括转换单元，所述转换单元包括：
[0016]存储器，连接至所述输入模块的输出端，用于对所述L路并行数据进行缓冲存储，且所述存储器中的数据按位平面分区存储，所述位平面为图像数据中相同比特位的集合；
[0017]第一解码器，连接至所述存储器，用于获取所述存储器内存储的数据，并对获取的数据进行解码，用于将所述L路并行信号转换为K路并行信号输出，K为正整数，且K大于N，小于L；
[0018]第二解码器，连接至所述第一解码器，用于将所述第一解码器输出的K路并行信号转换为所述X路并行信号输出；
[0019]所述第一解码器适配于所述输入模块的输入接口的数据带宽，所述第二解码器适配于所述输出模块的输出接口的数据带宽。
[0020]在上述第一方面的一种可能的实现中，所述转换单元还包括：
[0021]解扰器，一端连接至所述第一解码器，另一端连接至所述第二解码器，所述解扰器用于获取所述K路并行信号，并将所述K路并行信号从加扰信号恢复为无加扰信号。
[0022]在上述第一方面的一种可能的实现中，所述转换模块还包括：
[0023]控制信号地址信号产生电路，用于产生控制信号和地址信号，所述控制信号和所述地址信号能够输出至外接设备，并对所述外接设备进行控制，其中所述控制信号至少能够用于调节所述接收单元中的数据信号的时延特征，所述地址信号包括所述接收单元的数据在当前位平面的地址，用于使下一级外接设备的数据具有随机访问的功能。
[0024]在上述第一方面的一种可能的实现中，所述存储器包括先进先出存储器，用于存储一位平面的若干个像素的连续数据。
[0025]在上述第一方面的一种可能的实现中，所述第一解码器包括L比特/K比特解码器，用于将L路并行数据转换为K路并行数据输出。
[0026]在上述第一方面的一种可能的实现中，所述输出模块包括：
[0027]并串转换单元，连接至所述转换模块，用于接收所述X路并行数据，并对所述X路并行数据中的J路并行数据进行并串转换，做M路串行数据进行输出，X为J的M倍，J为正整数；
[0028]信号处理单元，连接至所述并串转换单元，用于对所述M路串行数据进行信号处理，以输出M路处理信号，从而驱动后续连接的外接设备，所述外接设备包括数字驱动的硅基微型显示器。
[0029]在上述第一方面的一种可能的实现中，所述并串转换单元的个数与所述信号处理单元的个数均为M，且每一所述并串转换单元连接至一所述信号处理单元，每一所述并串转换单元对所述J路并行数据进行并串转换，并输出由所述J路并行数据转换成的串行数据，每一信号处理单元对输入的所述串行数据进行处理。
[0030]在上述第一方面的一种可能的实现中，
[0031]所述信号处理单元包括：
[0032]差分放大器，连接至所述并串转换单元，用于获取所述串行数据，并对所述串行数据进行差分放大处理，获取一对差分串行信号；
[0033]相位调节器，连接至所述差分放大器，用于调节所述差分串行信号的延时大小，使所述M个信号处理单元输出的处理信号的起始相位趋同；
[0034]差分摆幅调节器，连接至所述相位调节器，用于调节经延时处理后的所述差分串行信号的摆幅；
[0035]驱动器，连接至所述差分摆幅调节器，用于增大调整过摆幅的差分串行信号的带负载能力。
[0036]在上述第一方面的一种可能的实现中，通过M个输出端口输出所述数据前，至少包括如下步骤：
[0037]将所述数据进行放大，获取放大数据；
[0038]对所述放大数据进行衰减恢复，获取均衡数据；
[0039]对所述均衡数据进行时钟数据恢复，获取所述均衡数据的同步时钟；
[0040]根据所述均衡数据以及所述同步时钟，对所述均衡数据进行解串，从串行信号转换为L路并行信号；
[0041]将L路并行数据转换为X路并行数据进行输出，X、L均为正整数，且X大于L；
[0042]将所述X路并行数据中的J路并行数据进行并串转换，从而获取M路串行数据，所述X为J的M倍，J为正整数。
[0043]第二方面，本申请实施例提供了一种硅基微显示器，包括上述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据传输设备，其特征在于，包括：输入模块，至少包括N个输入端口，且所述输入模块用于获取数据，每个输入端口的数据传输速率为N1；输出模块，连接至所述输入模块，且所述输出模块至少包括M个输出端口，并通过所述至少M个输出端口输出所述数据，M、N均为正整数，且M大于N，以使得每个输出端口的数据传输速率M1小于N1；所述输入模块包括N个接收单元，每一接收单元对应至一所述输入端口，且所述接收单元用于将接收到的第一数据进行串并转换，从而将所述第一数据转换为L路并行数据输出，L大于N，且L为正整数。2.如权利要求1所述的数据传输设备，其特征在于，所述接收单元包括：放大器，用于获取所述第一数据，并对获取到的第一数据进行放大，以获取放大数据；均衡器，一端连接至所述放大器，用于对所述放大数据进行衰减恢复，获取均衡数据；时钟恢复电路，一端连接至所述均衡器，用于根据所述均衡数据恢复同步时钟；解串器，连接至所述时钟恢复电路，用于根据所述均衡数据以及所述同步时钟，将所述均衡数据从串行信号转换成所述L路并行信号输出。3.如权利要求1所述的数据传输设备，其特征在于，还包括转换模块，所述转换模块一端连接至所述输入模块的输出端，另一端连接至所述输出模块的输入端，用于将所述L路并行数据作X路并行数据输出，X为正整数，且X大于L。4.如权利要求3所述的数据传输设备，其特征在于，所述转换模块包括转换单元，所述转换单元包括：存储器，连接至所述输入模块的输出端，用于对所述L路并行数据进行缓冲存储，且所述存储器中的数据按位平面分区存储，所述位平面为图像数据中相同比特位的集合；第一解码器，连接至所述存储器，用于获取所述存储器内存储的数据，并对获取的数据进行解码，用于将所述L路并行信号转换为K路并行信号输出，K为正整数，且K大于N，小于L；第二解码器，连接至所述第一解码器，用于将所述第一解码器输出的K路并行信号转换为所述X路并行信号输出；所述第一解码器适配于所述输入模块的输入接口的数据带宽，所述第二解码器适配于所述输出模块的输出接口的数据带宽。5.如权利要求4所述的数据传输设备，其特征在于，所述转换单元还包括：解扰器，一端连接至所述第一解码器，另一端连接至所述第二解码器，所述解扰器用于获取所述K路并行信号，并将所述K路并行信号从加扰信号恢复为无加扰信号。6.如权利要求3所述的数据传输设备，其特征在于，所述转换模块还包括：控制信号地址信号产生电路，用于产生控制信号和地址信号，所述控制信号和所述地址信号能够输出至外接设备，并对所述外接设备进行控制，其中所述控制信号至少能够用于调节所述接收单元中的数据信号的时延特征，所述地址信号包括所述接收单元的数据在当前位平面的地址，用于使下一级...

【专利技术属性】
技术研发人员：季渊，黄忻杰，张印，穆廷洲，戴浩，
申请(专利权)人：无锡唐古半导体有限公司，
类型：发明
国别省市：