一种嵌入式控制电路、芯片、外设访问方法和电子设备技术

本公开提供一种嵌入式控制电路、芯片、外设访问方法和电子设备，嵌入式控制电路，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个第二外设模块；电路系统；第三总线，连接在一个或多个第二外设模块与电路系统之间，以及连接在一个或多个第二外设模块与处理器之间；其中：电路系统，被配置为通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第三总线访问一个或多个第二外设模块；处理器，被配置为通过第三总线访问一个或多个第二外设模块。通过本公开，可高效、便捷、可靠地实现外设访问。地实现外设访问。地实现外设访问。

【技术实现步骤摘要】
一种嵌入式控制电路、芯片、外设访问方法和电子设备


[0001]本公开涉及电子电路
，尤其涉及一种嵌入式控制电路、芯片、外设访问方法和电子设备。

技术介绍

[0002]个人计算机等电子设备中，由嵌入式控制器(EmbeddedController，简称为EC)管理至少部分外围设备(简称为外设)。电子设备的处理器(简称为主机处理器)和嵌入式控制器的处理器需要访问这些外设。相关技术中，主机处理器和嵌入式控制器的处理器如何更高效、便捷、可靠地访问外设，目前尚未提出有效的解决方案。

技术实现思路

[0003]有鉴于此，本公开实施例提供了一种嵌入式控制电路、芯片、外设访问方法和电子设备，以实现外设访问。
[0004]根据本公开的一方面，提供了一种嵌入式控制电路，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个第二外设模块；电路系统；第三总线，连接在一个或多个第二外设模块与电路系统之间，以及连接在一个或多个第二外设模块与处理器之间；其中：电路系统，被配置为通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第三总线访问一个或多个第二外设模块；处理器，被配置为通过第三总线访问一个或多个第二外设模块。
[0005]在一些实施例中，嵌入式控制电路还包括：第一总线，连接在每个第一外设模块的第一接口与总线接口电路之间；第二总线，连接在每个第一外设模块的第二接口与处理器之间；总线接口电路，被配置为通过第一总线访问一个或多个第一外设模块；处理器，还被配置为通过第二总线访问一个或多个第一外设模块。
[0006]在一些实施例中，总线接口电路被配置为：基于访问的目标地址确定主机处理器访问的是第一外设模块还是第二外设模块；在主机处理器访问一个或多个第一外设模块的情况下，通过第一总线访问一个或多个第一外设模块；在主机处理器访问一个或多个第二外设模块的情况下，向电路系统转发主机处理器的访问命令。
[0007]在一些实施例中，电路系统被配置为：基于访问的目标地址确定主机处理器访问的是否为一个或多个第二外设模块；在主机处理器访问一个或多个第二外设模块的情况下，基于主机处理器的命令通过第三总线访问一个或多个第二外设模块。
[0008]在一些实施例中，一个或多个第一外设模块中的每个第一外设模块，被配置为：基于访问的目标地址确定主机处理器访问的是否为第一外设模块；在主机处理器访问第一外设模块的情况下，响应主机处理器的访问。
[0009]在一些实施例中，至少一个第一外设模块，包括：仲裁逻辑电路，仲裁逻辑电路被配置为：在第一外设模块被主机处理器访问时，将第一外设模块的第二接口与第二总线断开；和/或在第一外设模块被处理器访问时，将第一外设模块的第一接口与第一总线断开。
[0010]在一些实施例中，仲裁逻辑电路还被配置为：在第一外设模块被主机处理器释放时，将第一外设模块的第二接口与第二总线连接；和/或在第一外设模块被处理器释放时，将第一外设模块的第一接口与第二总线连接。
[0011]在一些实施例中，至少一个第一外设模块，还包括：第一中断单元，被配置为：在第一外设模块的寄存器被处理器写入数据后，向总线接口电路发送第一中断信息；和/或在第一外设模块的寄存器被主机处理器写入数据后，向处理器发送第二中断信息。
[0012]在一些实施例中，至少一个第一外设模块，还包括：第二中断单元，被配置为：在第一外设模块的寄存器中由主机处理器写入的数据被处理器读取后，向主机处理器发送第三中断信息；和/或在第一外设模块的寄存器中由处理器写入的数据被主机处理器读取后，向处理器发送第四中断信息。
[0013]在一些实施例中，电路系统被配置为：基于预先配置的权限访问一个或多个第二外设模块。
[0014]在一些实施例中，嵌入式控制电路，还包括：第四总线，连接在处理器与电路系统之间。
[0015]在一些实施例中，处理器被配置为：通过第四总线向电路系统发送一个或多个第二外设模块的中断信息；电路系统被配置为通过总线接口电路向主机处理器发送中断信息。
[0016]在一些实施例中，处理器被配置为：通过第四总线配置电路系统访问一个或多个第二外设模块的权限。
[0017]在一些实施例中，嵌入式控制电路，还包括：中断信号线，连接在处理器与电路系统之间。
[0018]在一些实施例中，电路系统被配置为：在主机处理器访问的第二外设模块的寄存器被配置为禁止访问的情况下，通过中断信号线向处理器传输中断信号。
[0019]在一些实施例中，电路系统包括：接收电路，被配置为接收总线接口电路发送的总线命令；解析电路，被配置为解析接接收的总线命令，得到目标地址；第一控制器，被配置为对目标地址对应的第二外设模块的寄存器进行访问。
[0020]在一些实施例中，在总线命令为写命令时，解析电路还得到目标数据；其中，第一控制器被配置为：向目标地址对应的第二外设模块的寄存器写入目标数据。
[0021]在一些实施例中，电路系统，还包括：生成电路，被配置为生成总线命令；发送电路，被配置为向总线接口电路发送生成的总线命令，以使生成的总线命令被主机处理器接收。
[0022]在一些实施例中，第一控制器还被配置为：将从目标地址读取的数据发送给生成电路，以由生成电路生成对应的总线命令，并由发送电路将生成的总线命令发送给总线接口电路。
[0023]在一些实施例中，电路系统，还包括：第二控制器，被配置为通过第四总线接收处理器发送的信息。
[0024]在一些实施例中，第二控制器，还被配置为通过第四总线接收处理器发送的中断信息，将中断信息发送给生成电路，以由生成电路生成对应的总线命令，并由发送电路将生成的总线命令发送给总线接口电路。
[0025]在一些实施例中，电路系统，还包括安全控制模块，与第一控制器和第二控制器连接；其中，第二控制器，还被配置为通过第三总线接收处理器发送的权限信息，将权限信息写入安全控制模块；第一控制器，还被配置为基于安全控制模块中的权限信息确定访问目标地址的权限。
[0026]根据本公开的另一方面，提供了一种外设访问方法，应用于嵌入式控制电路，嵌入式控制电路包括：总线接口电路、处理器、一个或多个第二外设模块和电路系统，其中，外设访问方法包括：由电路系统，通过总线接口电路与主机处理器通信，基于主机处理器的命令通过第三总线访问一个或多个第二外设模块，其中，第三总线连接在一个或多个第二外设模块与电路系统之间；由处理器，通过第三总线访问一个或多个第二外设模块，其中，第三总线还连接在一个或多个第二外设模块与处理器之间。
[0027]根据本公开的又一方面，提供了一种芯片，包括本公开实施例的嵌入式控制电路。
[0028]根据本公开的又一方面，提供了一种电子设备，包括：本公开实施例的嵌入式控制电路或本公开实施例的芯片。
[0029]本公开实施例中提供的一个或多个技术方案，嵌入式控制电路集成一个或多个第二外设模块，电路系统可通过总线接口电路与主机处理器通信，基于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种嵌入式控制电路，其特征在于，包括：用于与主机处理器通信的总线接口电路；处理器；一个或多个第二外设模块；电路系统；第三总线，连接在所述一个或多个第二外设模块与所述电路系统之间，以及连接在所述一个或多个第二外设模块与所述处理器之间；其中：所述电路系统，被配置为通过所述总线接口电路与所述主机处理器通信，基于所述主机处理器的命令通过所述第三总线访问所述一个或多个第二外设模块；所述处理器，被配置为通过所述第三总线访问所述一个或多个第二外设模块。2.根据权利要求1所述的嵌入式控制电路，其特征在于，还包括：第一总线，连接在每个第一外设模块的第一接口与所述总线接口电路之间；第二总线，连接在每个第一外设模块的第二接口与所述处理器之间；所述总线接口电路，被配置为通过所述第一总线访问所述一个或多个第一外设模块；所述处理器，还被配置为通过所述第二总线访问所述一个或多个第一外设模块。3.根据权利要求2所述的嵌入式控制电路，其特征在于，所述总线接口电路被配置为：基于访问的目标地址确定所述主机处理器访问的是所述第一外设模块还是所述第二外设模块；在所述主机处理器访问所述一个或多个第一外设模块的情况下，通过所述第一总线访问所述一个或多个第一外设模块；在所述主机处理器访问所述一个或多个第二外设模块的情况下，向所述电路系统转发所述主机处理器的访问命令。4.根据权利要求2所述的嵌入式控制电路，其特征在于，所述电路系统被配置为：基于访问的目标地址确定所述主机处理器访问的是否为所述一个或多个第二外设模块；在所述主机处理器访问所述一个或多个第二外设模块的情况下，基于所述主机处理器的命令通过所述第三总线访问所述一个或多个第二外设模块。5.根据权利要求2或4所述的嵌入式控制电路，其特征在于，所述一个或多个第一外设模块中的每个第一外设模块，被配置为：基于访问的目标地址确定所述主机处理器访问的是否为所述第一外设模块；在所述主机处理器访问所述第一外设模块的情况下，响应所述主机处理器的访问。6.根据权利要求2所述的嵌入式控制电路，其特征在于，至少一个所述第一外设模块，包括：仲裁逻辑电路，所述仲裁逻辑电路被配置为：在所述第一外设模块被所述主机处理器访问时，将所述第一外设模块的第二接口与所述第二总线断开；和/或在所述第一外设模块被所述处理器访问时，将所述第一外设模块的第一接口与所述第一总线断开。7.根据权利要求6所述的嵌入式控制电路，其特征在于，所述仲裁逻辑电路还被配置
为：在所述第一外设模块被所述主机处理器释放时，将所述第一外设模块的第二接口与所述第二总线连接；和/或在所述第一外设模块被所述处理器释放时，将所述第一外设模块的第一接口与所述第二总线连接。8.根据权利要求2所述的嵌入式控制电路，其特征在于，至少一个所述第一外设模块，还包括：第一中断单元，被配置为：在所述第一外设模块的寄存器被所述处理器写入数据后，向所述总线接口电路发送第一中断信息；和/或在所述第一外设模块的寄存器被所述主机处理器写入数据后，向所述处理器发送第二中断信息。9.根据权利要求2或8所述的嵌入式控制电路，其特征在于，至少一个所述第一外设模块，还包括：第二中断单元，被配置为：在所述第一外设模块的寄存器中由所述主机处理器写入的数据被所述处理器读取后，向所述主机处理器发送第三中断信息；和/或在所述第一外设模块的寄存器中由所述处理器写入的数据被所述主机处理器读取后，向所述处理器发送第四中断信息。10.根据权利要求1所述的嵌入式控制电路，其特征在于，所述电路系统被配置为：基于预先配置的权限访问所述一个或多个第二外设模块。11.根据权利要求1所述的嵌入式控制电路...

【专利技术属性】
技术研发人员：王世好，
申请(专利权)人：合肥市芯海电子科技有限公司，
类型：发明
国别省市：