一种锁相环电路、时钟发生器及电子设备，电路包括压控振荡器、频率锁定模块和相位锁定模块；频率锁定模块，用于根据输入的参考时钟将压控振荡器输出的信号频率锁定至目标频率形成第一信号；相位锁定模块，与频率锁定模块和压控振荡器连接，用于根据参考时钟的相位和第二信号的相位输出相位比较结果，第二信号由第一信号分频后形成；频率锁定模块，还用于根据相位比较结果调整第一信号的分频比以实现第二信号和参考时钟的相位保持一致。通过频率锁定模块和相位锁定模块实现第二信号和参考时钟的相位保持一致，使得相位锁定模块输入的初始相位误差在闭环时接近零，实现了锁相环电路的快速锁定，提高了数据通信速度。提高了数据通信速度。提高了数据通信速度。
【技术实现步骤摘要】
锁相环电路、时钟发生器及电子设备
[0001]本申请涉及电子
，具体涉及一种锁相环电路、时钟发生器及电子设备。
技术介绍
[0002]锁相环电路是信号处理领域，尤其是时钟信号处理领域一个十分重要的模块，基于锁相环电路的时钟芯片被广泛应用在通信行业、数据中心行业、汽车行业和消费电子行业等。另外，锁相环电路也作为一个关键的模块，被集成于诸如模数转换器、串行收发机、射频收发机、控制器等集成电路系统中。
[0003]现有的锁相环电路在锁相过程中，要达到锁定频率精度，收敛时间较长，影响数据通信。
技术实现思路
[0004]鉴于此，本申请提供一种锁相环电路、时钟发生器及电子设备，以解决现有的锁相环电路在锁相过程中，要达到锁定频率精度，收敛时间较长，影响数据通信的问题。
[0005]本申请提供的一种锁相环电路，包括：包括压控振荡器、频率锁定模块和相位锁定模块；所述频率锁定模块，用于根据输入的参考时钟将所述压控振荡器输出的信号频率锁定至目标频率形成第一信号；相位锁定模块，与所述频率锁定模块和所述压控振荡器连接，用于根据所述参考时钟的相位和第二信号的相位输出相位比较结果，所述第二信号由所述第一信号分频后形成；所述频率锁定模块，还用于根据所述相位比较结果调整所述第一信号的分频比以实现所述第二信号和所述参考时钟的相位保持一致。
[0006]可选的，所述相位锁定模块包括相位比较单元和分频单元；所述相位比较单元，用于根据所述参考时钟和所述第二信号的相位输出所述相位比较结果；所述频率锁定模块，与所述相位比较单元连接，还用于根据所述相位比较结果输出分频控制信号调整所述分频单元的分频比；所述分频单元，连接于所述压控振荡器和所述相位比较单元之间，用于根据所述分频比对所述第一信号进行分频以实现所述第二信号和所述参考时钟的相位保持一致。
[0007]可选的，所述频率锁定模块包括频率比较单元和控制单元；所述频率比较单元，用于求取所述参考时钟和所述压控振荡器输出信号的频率比值，并根据所述频率比值与预设分频比的大小输出分频判断结果；所述控制单元，与所述频率比较单元、相位比较单元和所述分频单元连接，用于根据所述分频判断结果和所述相位比较结果输出频率控制信号和所述分频控制信号；所述压控振荡器还用于根据所述频率控制信号控制输出信号的频率至所述目标频率形成所述第一信号。
[0008]可选的，所述相位比较单元包括鉴频鉴相器和比较器；所述鉴频鉴相器，用于判断所述参考时钟和所述第二信号的相位顺序，并输出第一比较信号和第二比较信号；所述比较器的触发端与所述参考时钟连接、时钟端与所述第二信号连接，用于根据所述参考时钟和所述第二信号的相位顺序输出所述相位比较结果；
[0009]或，
[0010]所述比较器，与所述鉴频鉴相器的输出端连接，用于根据所述第一比较信号和所述第二比较信号输出所述相位比较结果。
[0011]可选的，所述控制单元还用于根据所述相位比较结果输出第一电压调整信号；所述频率锁定模块还包括调整单元；所述调整单元，连接于所述控制单元和所述压控振荡器之间，用于根据所述第一电压调整信号输出第二电压调整信号；所述压控振荡器还用于根据所述频率控制信号和所述第二电压调整信号控制输出信号的频率至所述目标频率。
[0012]可选的，所述调整单元包括数模转换器；所述数模转换器，用于将所述第一电压调整信号转换成所述第二电压调整信号。
[0013]可选的，所述相位锁定模块还包括电压电流转换单元、第一开关单元、第二开关单元和滤波单元；所述电压电流转换单元，与所述相位比较单元连接，用于将所述相位比较单元输出的电压脉冲信号转换为电流脉冲信号；所述第一开关单元，连接于所述数模转换器和所述滤波单元之间，所述第二开关单元，连接于所述电压电流转换单元和所述滤波单元之间，所述第一开关单元导通且所述第二开关单元断开以实现所述第二信号和所述参考时钟的相位保持一致，所述第一开关单元断开且所述第二开关单元导通以实现所述相位锁定模块进入闭环；所述压控振荡器，与所述滤波单元连接，用于根据滤波后的所述第二电压调整信号和所述频率控制信号形成所述第一信号。
[0014]可选的，所述相位锁定模块还包括数控延迟单元；所述数控延迟单元的输入端与所述分频单元的输出端连接、输出端与所述相位比较单元的输入端连接、控制端与所述控制单元连接，所述数控延迟单元，用于根据延迟控制信号和所述分频单元输出的反馈信号输出延迟后的第二信号；所述控制单元还用于根据所述分频判断结果和所述相位比较结果输出所述延迟控制信号；所述相位比较单元，还用于根据所述参考时钟和所述延迟后的第二信号输出所述相位比较结果。
[0015]可选的，所述数控延迟单元包括数字
‑
时间转换器。
[0016]本申请还提供一种时钟发生器，包括所述的锁相环电路。
[0017]本申请还提供一种电子设备，包括所述的时钟发生器。
[0018]本申请的锁相环电路，通过频率锁定模块和相位锁定模块实现第二信号和参考时钟的相位保持一致，使得相位锁定模块输入的初始相位误差在闭环时接近零，实现了锁相环电路的快速锁定，提高了数据通信速度。
附图说明
[0019]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1为传统的锁相环电路的结构示意图；
[0021]图2为传统锁相环电路的锁频与锁相的流程图；
[0022]图3为传统锁相环电路的锁定过程与锁定时间的示意图；
[0023]图4为本申请一实施例的锁相环电路的结构示意图；
[0024]图5为本申请一实施例的锁相环电路的结构示意图；
[0025]图6中(a)为传统的PLL中PFD输入输出的波形时序图，(b)为本申请的PLL中的鉴频鉴相器及相位比较器(PFD&COMP)输入输出的波形时序图；
[0026]图7为本申请一实施例的锁相环电路的结构示意图；
[0027]图8为本申请一实施例的锁相环电路的工作流程图；
[0028]图9为本申请一实施例的锁相环电路在开环状态下锁定clk_fb的相位的流程图；
[0029]图10为本申请一实施例的锁相环电路在开环状态下锁定clk_fb的相位的时序图；
[0030]图11为本申请一实施例的锁相环电路在开环状态下锁定clk_fb的相位的流程图；
[0031]图12为本申请一实施例的锁相环电路在开环状态下锁定clk_fb的相位时分频器的分频比的时序图；
[0032]图13为本申请一实施例的锁相环电路的锁定过程与锁定时间的示意图；
[0033]图14为本申请一实施例的锁相环电路的结构示意图；
[0034]图15为本申请一实施例的相位比较单元的结构示意图；
[本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种锁相环电路，其特征在于，包括压控振荡器、频率锁定模块和相位锁定模块；所述频率锁定模块，用于根据输入的参考时钟将所述压控振荡器输出的信号频率锁定至目标频率形成第一信号；相位锁定模块，与所述频率锁定模块和所述压控振荡器连接，用于根据所述参考时钟的相位和第二信号的相位输出相位比较结果，所述第二信号由所述第一信号分频后形成；所述频率锁定模块，还用于根据所述相位比较结果调整所述第一信号的分频比以实现所述第二信号和所述参考时钟的相位保持一致。2.如权利要求1所述的锁相环电路，其特征在于，所述相位锁定模块包括相位比较单元和分频单元；所述相位比较单元，用于根据所述参考时钟和所述第二信号的相位输出所述相位比较结果；所述频率锁定模块，与所述相位比较单元连接，还用于根据所述相位比较结果输出分频控制信号调整所述分频单元的分频比；所述分频单元，连接于所述压控振荡器和所述相位比较单元之间，用于根据所述分频比对所述第一信号进行分频以实现所述第二信号和所述参考时钟的相位保持一致。3.如权利要求2所述的锁相环电路，其特征在于，所述频率锁定模块包括频率比较单元和控制单元；所述频率比较单元，用于求取所述参考时钟和所述压控振荡器输出信号的频率比值，并根据所述频率比值与预设分频比的大小输出分频判断结果；所述控制单元，与所述频率比较单元、相位比较单元和所述分频单元连接，用于根据所述分频判断结果和所述相位比较结果输出频率控制信号和所述分频控制信号；所述压控振荡器还用于根据所述频率控制信号控制输出信号的频率至所述目标频率形成所述第一信号。4.如权利要求2所述的锁相环电路，其特征在于，所述相位比较单元包括鉴频鉴相器和比较器；所述鉴频鉴相器，用于判断所述参考时钟和所述第二信号的相位顺序，并输出第一比较信号和第二比较信号；所述比较器的触发端与所述参考时钟连接、时钟端与所述第二信号连接，用于根据所述参考时钟和所述第二信号的相位顺序输出所述相位比较结果；或，所述比较器，与所述鉴频鉴相器的输出端连接，用于根据所述第一比较信号和所述第二比较信号输出所述相位比较结果。5.如权利要求3所述的锁相环电路，其特征在于，所述控制单元还用于根据所述相位比较结...
【专利技术属性】
技术研发人员：史明甫，许长喜，杨锦城，
申请(专利权)人：宁波奥拉半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。