一种半导体设备密封组件及其制作方法技术

本发明专利技术公开了一种半导体设备密封组件及其制作方法，所述半导体设备密封组件的制作方法包括：提供一基材；在所述基材的表面上形成多个凹部，且所述多个凹部相互嵌合；在所述凹部内设置弹性体，且所述弹性体填充并覆盖所述凹部；以及将所述弹性体进行硫化，以形成半导体设备密封组件。通过本发明专利技术提供的一种半导体设备密封组件及其制作方法，提高半导体设备密封组件的性能，降低制作成本。降低制作成本。降低制作成本。

【技术实现步骤摘要】
一种半导体设备密封组件及其制作方法


[0001]本专利技术涉及半导体设备领域，特别涉及到一种半导体设备密封组件及其制作方法。

技术介绍

[0002]半导体设备的密封性直接影响半导体器件制造的良品率。半导体设备中包括采用胶黏剂将弹性体与基材复合的密封组件，但胶黏剂组分在恶劣的使用环境中会高温分解，致使弹性体与基材发生分层甚至完全分离的现象，造成密封组件失效，设备的密封性受到影响，导致半导体器件的报废。另一方面，每种弹性体与不同基材采用化学粘合，需要开发出适配的胶黏剂，增加了项目的开发周期、实验成本。
[0003]因此，如何获得密封性能好且成本低的密封组件成为亟需解决的问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体设备密封组件及其制作方法，采用物理方式粘合弹性体与基材，改善分层现象，且制作周期缩短，节约成本。
[0005]为实现上述目的及其它相关目的，本专利技术采用如下技术方案：
[0006]提供一种半导体设备密封组件的制作方法，包括：
[0007]提供一基材；
[0008]在所述基材的表面上形成多个凹部，且所述多个凹部相互嵌合；
[0009]在所述凹部内设置弹性体，且所述弹性体填充并覆盖所述凹部；以及将所述弹性体进行硫化，以形成半导体设备密封组件。
[0010]在本专利技术的一些实施方式中，所述凹部为圆形、矩形、椭圆形、多边形或线形中的其中至少一种。
[0011]在本专利技术的一些实施方式中，所述凹部的深度为0.2～3mm。
[0012]在本专利技术的一些实施方式中，所述基材包括金属基材，且所述金属基材包括镁基材、钛基材、铝基材、铜基材、铬基材、合金基材或不锈钢基材中的其中至少一种。
[0013]在本专利技术的一些实施方式中，所述凹部形成后，对所述金属基材进行阳极氧化处理，在所述金属基材表面形成多孔阳极氧化物。
[0014]在本专利技术的一些实施方式中，所述基材包括高分子聚合物基材，且所述高分子聚合物基材包括聚醚醚酮基材、聚四氟乙烯基材、聚苯醚基材、聚酰亚胺基材、聚4
‑
甲基戊烯基材、聚醚酮基材、聚酰胺基材或复合材料基材中的其中至少一种。
[0015]在本专利技术的一些实施方式中，所述凹部形成后，对所述高分子聚合物基材进行电晕表面处理。
[0016]在本专利技术的一些实施方式中，所述高分子聚合物基材的表面粗糙度为5～100μm。
[0017]在本专利技术的一些实施方式中，所述弹性体进行一次硫化后，与所述凹部物理粘合，
形成所述半导体设备密封组件。
[0018]本专利技术的另一个目的还在于，提供一种半导体设备密封组件，包括：
[0019]基材，且所述基材的表面设置有多个相互嵌合的凹部；以及
[0020]弹性体，且所述弹性体填充并覆盖所述凹部。
[0021]本专利技术提供一种半导体设备密封组件及其制作方法，弹性体与基材之间结合牢固，制备的半导体设备密封组件机械强度高，减少分层现象，且未使用化学胶黏剂，粘结方式简单、工序少、周期短、节省能耗以及降低成本。综上所述，通过本专利技术提供的一种半导体设备密封组件及其制作方法，可以提高密封组件的性能，降低成本。
附图说明
[0022]图1为一实施例中半导体设备密封组件结构示意图。
[0023]图2为一实施例中基材与凹部结构示意图。
[0024]图3为一实施例中基材与凹部结构示意图。
[0025]图4为一实施例中基材与凹部结构示意图。
[0026]图5为一实施例中基材与凹部结构示意图。
[0027]图6为一实施例中基材与凹部结构示意图。
[0028]图7为一实施例中基材与凹部结构示意图。
[0029]图8为一实施例中弹性体内破坏示意图。
[0030]图9为一实施例中弹性体与基材直接压合后测试分层示意图。
[0031]图10为一实施例中弹性体与基材通过胶黏剂复合后测试分层示意图。
[0032]标号说明：
[0033]1基材；2弹性体；3凹部；4胶黏剂。
具体实施方式
[0034]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其它优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0035]应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。如没有特别说明，以下实施例所示的“％”和“份”分别是指“质量％”和“份数”。
[0036]本专利技术提供一种半导体密封组件及其制作方法，通过对基材进行处理，以得到包括多个凹部的粗糙化表面，通过外力作用，将弹性体填充到凹部内且覆盖基材表面，以形成密封组件。形成的密封组件中，基材和弹性体通过物理粘合，且结合牢固，弹性体不易分层脱落，具有良好的力学和化学性能。密封组件不含胶黏剂，不会因胶黏剂失效导致密封件失效。可广泛应用于半导体设备中的半导体密封组件，如刻蚀、清洗和镀膜等工序中，且也可应用于交通运输、冶金、电力、电子仪器仪表及零部件的密封等行业。
[0037]请参阅图1所示，在本专利技术一实施例中，对基材1的表面进行粗糙化加工，以形成多
个凹部3。本专利技术并不限制基材1的材料，可根据使用场景进行选择，例如基材1可以选择金属基材或高分子聚合物基材等，其中，金属基材包括但不限于镁基材、钛基材、铝基材、铜基材、铬基材、合金基材或不锈钢基材等中的其中至少一种，高分子聚合物基材包括但不限于聚醚醚酮(PEEK)基材、聚四氟乙烯(PTFE)基材、聚苯醚(PPO)基材、聚酰亚胺(PI)基材、聚4
‑
甲基戊烯(TPX)基材、聚醚酮(PEK)基材、聚酰胺(PA)基材或复合材料等中的其中至少一种。
[0038]请参阅图1所示，在本专利技术一实施例中，基材1表面的凹部3是在基材1的表面形成多个三维镂空的纹路，且凹部3是通过一体成型工艺制备，其中，金属基材例如采用数控(Computer Numerical Control，CNC)一体成型制备，聚合物基材例如采用3D打印一体成型制备，通过一体成型工艺制备凹部3，有利于基材1保持高强度。基材1上的多个凹部3，即多个三维镂空纹路之间相互嵌合，可提高基材1与弹性体2之间的结合力。本专利技术并不限制凹部3的形状，例如可以为圆形、方形、多边形或曲线等中的其中至少一种，即三维镂空纹路的形貌可以灵活选择。在其它实施例中，可根据制作要求，选择其它成型方式形成其它形状的凹部3。
[0039]请参阅图1所示，在本专利技术一实施例中，基材1表面上的凹部3，即镂空部分的深度例如为0.2～3.0mm，基材1底部未进行处理的厚度根据密封组件的尺寸决定，例如大于0.5mm。在凹部3形成后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体设备密封组件的制作方法，其特征在于，包括：提供一基材；在所述基材的表面上形成多个凹部，且所述多个凹部相互嵌合；在所述凹部内设置弹性体，且所述弹性体填充并覆盖所述凹部；以及将所述弹性体进行硫化，以形成半导体设备密封组件。2.根据权利要求1所述的半导体设备密封组件的制作方法，其特征在于，所述凹部为圆形、矩形、椭圆形、多边形或线形中的其中至少一种。3.根据权利要求2所述的半导体设备密封组件的制作方法，其特征在于，所述凹部的深度为0.2～3mm。4.根据权利要求1所述的半导体设备密封组件的制作方法，其特征在于，所述基材包括金属基材，且所述金属基材包括镁基材、钛基材、铝基材、铜基材、铬基材、合金基材或不锈钢基材中的其中至少一种。5.根据权利要求4所述的半导体设备密封组件的制作方法，其特征在于，所述凹部形成后，对所述金属基材进行阳极氧化处理，在所述金属基材表面形成多孔阳极氧化物。6.根据权利...

【专利技术属性】
技术研发人员：谢昌杰，别大奎，
申请(专利权)人：上海芯密科技有限公司，
类型：发明
国别省市：