一种三路TVS保护器件及其制造方法技术

本发明专利技术公开了一种三路TVS保护器件，其特征在于，包括N型半导体衬底，N型半导体衬底内设置有N型电压调制区，N型电压调制区上设置有P型掺杂区，P型掺杂区的内部设置有N型掺杂区，N型半导体衬底的上表面设置有两个第一绝缘层，N型半导体衬底的下表面设置有第二绝缘层，两个第一绝缘层的表面上分别设置有第一金属区和第二金属区，第二绝缘层的表面上设置有第三金属区；N型掺杂区、P型掺杂区、N型电压调制区及N型半导体衬底构成第一个基极浮空NPN三极管；N型半导体衬底的上下表面的两侧上分别设置有沟槽及钝化层；本发明专利技术的三路TVS保护器件，实现高工作电压线路的三路过压保护，减小PCB线路板的面积。PCB线路板的面积。PCB线路板的面积。

【技术实现步骤摘要】
一种三路TVS保护器件及其制造方法


[0001]本专利技术涉及半导体防护器件
，具体涉及一种三路TVS保护器件及其制造方法。

技术介绍

[0002]TVS器件是一种过压浪涌防护器件，TVS器件在电路中与被保护的电路并联，当被保护电路端口出现超过TVS的击穿电压的过电压时，TVS器件就会开始工作，以极快的响应速度将过电压钳位在一个较低的预定电压范围内，从而保护电路不会损坏。TVS具有响应时间快、漏电流低、击穿电压偏差小、钳位精准等优点，因此广泛应用于各种电子线路中。
[0003]TVS器件用于差分信号线防护时，需要对共模和差模电压浪涌均进行保护，如图1所示，一般差模保护需要1颗TVS，共模保护需要2颗TVS，一共3颗TVS产品，造成防护电路模块的体积较大，不利于PCB线路板的小型化。而当TVS用于较高工作电压(比如48V)的端口过压保护时，要求TVS的钳位电压不能太高，通常采用基极浮空的NPN三极管结构TVS来做为保护器件。为了防止浮空基极NPN三极管结构TVS的钳位电压低于线路工作电压，通常的做法是采用两颗或者多颗分立的TVS串联的结构，如图2所示。

技术实现思路

[0004]本专利技术的目的就在于解决上述
技术介绍
的问题，而提出一种三路TVS保护器件及其制造方法，实现高工作电压线路的三路过压保护，减小PCB线路板的面积。
[0005]本专利技术的目的可以通过以下技术方案实现：
[0006]一种三路TVS保护器件，其特征在于，包括N型半导体衬底，N型半导体衬底内设置有N型电压调制区，N型电压调制区上设置有P型掺杂区，P型掺杂区的内部设置有N型掺杂区，N型半导体衬底的上表面设置有两个第一绝缘层，N型半导体衬底的下表面设置有第二绝缘层，两个第一绝缘层的表面上分别设置有第一金属区和第二金属区，第二绝缘层的表面上设置有第三金属区。
[0007]作为本专利技术进一步的方案：N型电压调制区设置有三个，N型电压调制区在N型半导体衬底的顶部设置有两个、底部设置有一个。
[0008]作为本专利技术进一步的方案：N型掺杂区、P型掺杂区、N型电压调制区及N型半导体衬底构成第一个基极浮空NPN三极管。
[0009]作为本专利技术进一步的方案：N型半导体衬底的上下表面的两侧上分别设置有沟槽及钝化层。
[0010]一种三路TVS保护器件的制造方法,包括以下步骤，衬底准备、氧化、一次光刻、磷离子注入及推结、基区光刻、硼离子注入及推结、磷区光刻、磷离子注入及推结、沟槽光刻及钝化、引线孔光刻、金属蒸发、金属反刻、合金，其中，硼离子注入及推结的工艺步骤为：
[0011]两面注入，注入剂量为1e15
‑
5e15cm
‑
2，能量80keV，注入角度7
°
；
[0012]推结:温度T＝1230
±
5℃,时间t＝5
‑
8h，推结后在表面生长一层厚度
厚度的二氧化硅层。
[0013]作为本专利技术进一步的方案：沟槽光刻及钝化的工艺步骤为：利用沟槽区光刻版在硅片上形成沟槽区图案，然后用硅腐蚀液腐蚀出沟槽，槽深20～50μm，并在沟槽内形成钝化层。
[0014]作为本专利技术进一步的方案：引线孔光刻的工艺步骤为：利用引线孔光刻版，经过匀胶、曝光、显影、腐蚀、去胶工艺在硅片的上下两面形成金属接触区窗口。
[0015]作为本专利技术进一步的方案：钛镍银蒸发的工艺步骤为：利用电子束蒸发方式，在硅片的两面各蒸发钛镍银层，厚度为钛镍镍银
[0016]作为本专利技术进一步的方案：金属反刻的工艺步骤为：利用金属区光刻版，经过匀胶、曝光、显影、金属腐蚀、去胶工艺在硅片的上下两面形成金属接触区。
[0017]本专利技术的有益效果：
[0018]本专利技术的三路TVS保护器件有三个端子T、R、G，任意两个端子可以进行一路过压防护，一共可以对三路进行过压防护；本专利技术的三路TVS保护器件任意两个端子之间都包含两个单片集成的串联的浮空基极NPN三极管，以T与G之间为例，N型掺杂区4、P型掺杂区3、N型电压调制区2及N型半导体衬底1构成第一个基极浮空NPN三极管，N型掺杂区4、P型掺杂区3、N型电压调制区2及N型半导体衬底1构成第二个基极浮空NPN三极管；本专利技术的三路TVS保护器件，实现高工作电压线路的三路过压保护，减小PCB线路板的面积。
附图说明
[0019]下面结合附图对本专利技术作进一步的说明。
[0020]图1为差分信号线过压保护电路原理图；
[0021]图2为两颗TVS芯片串联叠加结构示意图；
[0022]图3为本专利技术的三路TVS保护器件原理图；
[0023]图4为本专利技术的三路TVS保护器件结构图；
[0024]图5为本专利技术的三路TVS保护器件完成一次光刻及电压调制区掺杂后的结构图；
[0025]图6为本专利技术的三路TVS保护器件完成基区光刻及硼注入掺杂后的结构图；
[0026]图7为本专利技术的三路TVS保护器件完成磷区光刻及磷掺杂后的结构图；
[0027]图8为本专利技术的三路TVS保护器件完成沟槽光刻及钝化后的结构图；
[0028]图9为本专利技术的三路TVS保护器件完金属反刻后的结构图；
[0029]图10是本专利技术中去胶装置的结构示意图；
[0030]图11是本专利技术中溶剂槽的俯视图；
[0031]图12是本专利技术中溶剂槽的结构示意图；
[0032]图13是本专利技术中支柱与旋转框连接关系的结构示意图；
[0033]图14是本专利技术中旋转框的俯视图。
[0034]图中：1、N型半导体衬底；2、N型电压调制区；3、P型掺杂区；4、N型掺杂区；5、第一绝缘层；6、第二绝缘层；7、第一金属区；8、第二金属区；9、第三金属区；10、沟槽及钝化层；11、底座；12、溶剂槽；13、支柱；14、旋转框；15、连接轴；16、花篮；17、溶剂框；18、弧形板；19、延
展板；20、驱动电机；21、转轴；22、支撑座；23、主动锥齿轮；24、从动锥齿轮；25、连接曲杆；26、减速器。
具体实施方式
[0035]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0036]实施例1
[0037]请参阅图3和图4所示，本专利技术为一种三路TVS保护器件，包括N型半导体衬底1，N型半导体衬底1内设置有N型电压调制区2，N型电压调制区2设置有三个，其中，N型电压调制区2在N型半导体衬底1的顶部设置有两个、底部设置有一个，在每个N型电压调制区2上设置有P型掺杂区3，P型掺杂区3的内部设置有N型掺杂区4，在N型半导体衬底1的上表面设置有两个第一绝缘层5，N型半导体衬底1的下表面设置有第二绝缘层6，两个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三路TVS保护器件，其特征在于，包括N型半导体衬底(1)，N型半导体衬底(1)内设置有N型电压调制区(2)，N型电压调制区(2)上设置有P型掺杂区(3)，P型掺杂区(3)的内部设置有N型掺杂区(4)，N型半导体衬底(1)的上表面设置有两个第一绝缘层(5)，N型半导体衬底(1)的下表面设置有第二绝缘层(6)，两个第一绝缘层(5)的表面上分别设置有第一金属区(7)和第二金属区(8)，第二绝缘层(6)的表面上设置有第三金属区(9)。2.根据权利要求1所述的一种三路TVS保护器件,其特征在于，N型电压调制区(2)设置有三个，N型电压调制区(2)在N型半导体衬底(1)的顶部设置有两个、底部设置有一个。3.根据权利要求2所述的一种三路TVS保护器件,其特征在于，N型掺杂区(4)、P型掺杂区(3)、N型电压调制区(2)及N型半导体衬底(1)构成第一个基极浮空NPN三极管。4.根据权利要求3所述的一种三路TVS保护器件,其特征在于，N型半导体衬底(1)的上下表面的两侧上分别设置有沟槽及钝化层(10)。5.一种三路TVS保护器件的制造方法,包括以下步骤，衬底准备、氧化、一次光刻、磷离子注入及推结、基区光刻、硼离子注入及推结、磷区光刻、磷离子注入及推结、沟槽光刻及钝化、引线孔光刻、金属蒸发、金属反刻...

【专利技术属性】
技术研发人员：邹有彪，倪侠，徐玉豹，张荣，王全，霍传猛，肖海林，
申请(专利权)人：富芯微电子有限公司，
类型：发明
国别省市：