阵列基板及其制备方法技术

本发明专利技术提供了一种阵列基板及其制备方法。所述阵列基板的制备方法中包括以下步骤：在一衬底层上依次形成遮光材料层、缓冲材料层和有源材料层；通过同一道半色调掩膜工艺将所述遮光材料层、所述缓冲材料层和所述有源材料层图案化，形成有源层、缓冲层和遮光层；通过薄膜晶体管制程在所述衬底层上制备导电膜层和绝缘膜层。本发明专利技术中所提供的阵列基板及其制备方法通过一道黄光制程便可将遮光层、缓冲层和有源层三层膜层一起图案化，相交现有技术大大减少了使用黄光制程的次数。了使用黄光制程的次数。了使用黄光制程的次数。

【技术实现步骤摘要】
阵列基板及其制备方法


[0001]本专利技术涉及半导体制备领域，特别是一种阵列基板及其制备方法。

技术介绍

[0002]随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用的氢化非晶硅(a
‑
Si:H)薄膜晶体管载流子迁移率不够高，不足以驱动大尺寸液晶显示面板。一般而言，金属氧化物型薄膜晶体管的载流子迁移率明显高于a
‑
Si:H薄膜晶体管，为了提升薄膜晶体管器件的充电率，IGZO半导体层逐渐取代a
‑
Si:H半导体层，并应用于大尺寸液晶面板的设计。
[0003]然而，目前不管是制备含IGZO半导体层的阵列基板或含其它金属氧化物形成的半导体层的阵列基板，均需要对每一膜层进行沉积、曝光显影、蚀刻、剥离等工艺制程，但只要每一道工艺制程中含有曝光显影都会对工厂产能及物料带来很大的消耗，同时也会增大生产节拍时间，使生产效率大大降低，加大了生产成本。
[0004]以顶栅结构的阵列基板为例，一般需要至少7道含有曝光显影的工艺制程，因此，有必要对现有的阵列基板的制备工艺进行简化，通过节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。

技术实现思路

[0005]本专利技术的目的是提供一种阵列基板及其制备方法，以解决现有的TFT制备工艺中由于光罩数量过多而导致的生产效率降低、生产成本过高等技术问题。
[0006]为实现上述目的，本专利技术提供一种阵列基板的制备方法，所述制备方法中包括以下步骤：在一衬底层上依次形成遮光材料层、缓冲材料层和有源材料层；通过同一道半色调掩膜工艺将所述遮光材料层、所述缓冲材料层和所述有源材料层图案化，形成有源层、缓冲层和遮光层；通过薄膜晶体管制程在所述衬底层上制备导电膜层和绝缘膜层。
[0007]进一步地，形成所述有源层、所述缓冲层和所述遮光层步骤中包括：在所述有源材料层远离所述缓冲材料层的一表面上形成一光阻材料层；通过半色调掩膜工艺将所述光阻材料层图案化，形成阶梯状的光阻层；通过多道蚀刻工艺将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化。
[0008]进一步地，所述阵列基板具有第一蚀刻区、与所述第一蚀刻区连接的第二蚀刻区以及与所述第二蚀刻区连接的第三蚀刻区。将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化步骤中包括：通过湿刻法去除所述第一蚀刻区中的有源材料层；通过干刻法去除所述第一蚀刻区中的缓冲材料层和所述第二蚀刻区中的光阻层；通过湿刻法去除所述第一蚀刻区中的遮光材料层和所述第二蚀刻区中的有源材料层；去除所述第三蚀刻区中的光阻层。
[0009]进一步地，所述第二蚀刻区中的所述光阻层的厚度小于所述第三蚀刻区中的所述光阻层的厚度。
[0010]进一步地，制备所述导电膜层和所述绝缘膜层步骤中包括：通过同一道光刻工艺
在所述有源层上形成绝缘层和栅极层；在所述衬底层上形成层间介质层；在所述层间介质层上形成源漏极层。
[0011]进一步地，所述阵列基板的制备方法还包括以下步骤：在所述绝缘膜层上形成钝化层；通过光刻工艺在所述钝化层上形成接触孔；在所述钝化层上形成像素电极层。
[0012]进一步地，所述阵列基板的制备方法还包括以下步骤：在所述钝化层上形成平坦层。
[0013]本专利技术中还提供一种阵列基板，所述阵列基板采用如上所述的阵列基板制备方法制备而成。所述阵列基板包括遮光层、缓冲层、有源层、导电膜层和绝缘膜层。所述遮光层设于一衬底层上。所述缓冲层设于遮光层远离所述遮光层的一表面上。所述有源层设于所述缓冲层远离所述遮光层的一表面上。所述导电膜层和所述绝缘膜层设于所述衬底层上。
[0014]进一步地，所述绝缘膜层包括绝缘层和层间介质层。所述绝缘层设于所述有源层远离所述缓冲层的一表面上。所述层间介质层设于所述衬底层上，并覆盖所述遮光层、所述缓冲层、所述有源层和所述缓冲层。
[0015]所述导电膜层包括栅极层和源漏极层。所述栅极层设于所述绝缘层与所述层间介质层之间。所述源漏极层设于所述层间介质层远离所述栅极层的一表面上，并与所述有源层电连接。
[0016]进一步地，所述阵列基板还包括钝化层和接触孔。所述钝化层设于所述层间介质层上，并覆盖所述导电膜层。所述接触孔贯穿所述钝化层。
[0017]本专利技术的优点是：本专利技术所提供的一种阵列基板及其制备方法中，通过一道黄光制程便可将遮光层、缓冲层和有源层三层膜层一起图案化，相交现有技术大大减少了使用黄光制程的次数，缩短了生产节拍时间，从而提高了生产效率。同时，也减少了工厂产能及物料损耗，降低了生产成本。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本专利技术实施例中阵列基板的层状结构示意图；
[0020]图2为本专利技术实施例中阵列基板的层状结构示意图；
[0021]图3为本专利技术实施例中阵列基板制备方法的流程示意图；
[0022]图4为本专利技术实施例中步骤S10形成遮光材料层后的层状结构示意图；
[0023]图5为本专利技术实施例中步骤S10形成缓冲材料层后的层状结构示意图；
[0024]图6为本专利技术实施例中步骤S10形成有源材料层后的层状结构示意图；
[0025]图7为本专利技术实施例中步骤S20中形成光阻层后的层状结构示意图；
[0026]图8为本专利技术实施例中步骤S30中图案化有源材料层后的层状结构示意图；
[0027]图9为本专利技术实施例中步骤S30中形成缓冲层后的层状结构示意图；
[0028]图10为本专利技术实施例中步骤S30中形成遮光层和有源层后的层状结构示意图；
[0029]图11为本专利技术实施例中步骤S30中去除光阻层后的层状结构示意图；
[0030]图12为本专利技术实施例中步骤S40中形成绝缘材料层和栅极材料层后的层状结构示意图；
[0031]图13为本专利技术实施例中步骤S40中形成绝缘层和栅极层后的层状结构示意图；
[0032]图14为本专利技术实施例中步骤S40中形成层间介质层后的层状结构示意图；
[0033]图15为本专利技术实施例中步骤S40中形成深孔和浅孔后的层状结构示意图；
[0034]图16为本专利技术实施例中步骤S40中形成源漏极层后的层状结构示意图。
[0035]图中部件表示如下：
[0036]阵列基板1；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底层10；
[0037]遮光层20；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
缓冲层30；
[0038]有源层40；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一连接部41；
[0039]第二连接部42；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟道部43；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：在一衬底层上依次形成遮光材料层、缓冲材料层和有源材料层；通过同一道半色调掩膜工艺将所述遮光材料层、所述缓冲材料层和所述有源材料层图案化，形成有源层、缓冲层和遮光层；通过薄膜晶体管制程在所述衬底层上制备导电膜层和绝缘膜层。2.如权利要求1所述的阵列基板的制备方法，其特征在于，形成所述有源层、所述缓冲层和所述遮光层步骤中包括：在所述有源材料层远离所述缓冲材料层的一表面上形成一光阻材料层；通过半色调掩膜工艺将所述光阻材料层图案化，形成阶梯状的光阻层；通过多道蚀刻工艺将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化。3.如权利要求2所述的阵列基板的制备方法，其特征在于，所述阵列基板具有第一蚀刻区、与所述第一蚀刻区连接的第二蚀刻区以及与所述第二蚀刻区连接的第三蚀刻区；将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化步骤中包括：通过湿刻法去除所述第一蚀刻区中的有源材料层；通过干刻法去除所述第一蚀刻区中的缓冲材料层和所述第二蚀刻区中的光阻层；通过湿刻法去除所述第一蚀刻区中的遮光材料层和所述第二蚀刻区中的有源材料层；去除所述第三蚀刻区中的光阻层。4.如权利要求3所述的阵列基板的制备方法，其特征在于，所述第二蚀刻区中的所述光阻层的厚度小于所述第三蚀刻区中的所述光阻层的厚度。5.如权利要求1所述的阵列基板的制备方法，其特征在于，制备所述...

【专利技术属性】
技术研发人员：冯华均，周星宇，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：