用于时间-幅度转换TOF探测器的数字校准电路与方法技术

本发明专利技术是一种用于时间

【技术实现步骤摘要】
用于时间
‑
幅度转换TOF探测器的数字校准电路与方法


[0001]本专利技术涉及涉及光子飞行时间（Time of Flight ，TOF）探测
，具体涉及一种基于时间
‑
幅度转换的TOF阵列探测的数字校准电路与方法。

技术介绍

[0002]TOF探测分直接和间接两种探测方式，其中直接TOF探测依赖于光子飞行时间，时间测量精度并不随着测试距离的增加有明显变化，性能较为稳定，故直接TOF探测技术在激光测距、3D成像等方面具有广泛的应用前景。
[0003]基于直接TOF探测技术的TOF阵列探测成像芯片主要采取时间
‑
数字转换（TDC）电路能够获得高的时间分辨率、大的测量范围，但是一般都需要诸多延时单元、D触发器和逻辑门电路，不适用于高密度阵列探测的像素单元使用。而时间
‑
幅度转换（TAC）电路相对来说结构更加简单，功耗也相对较低，符合阵列探测读出电路的各项要求，同时也需与后续的模数转换（ADC）电路配合进行量化输出。
[0004]TAC电路本质是不同的光子飞行时间对应电路中电容上由时间积分得到的不同电压值，后续再由ADC电路模数转换后上传至上位机。TOF阵列探测中又包含若干个像素单元，每个像素单元中的TAC电路均包含相同大小的电容。版图寄生电容以及工艺角等诸多因素对大量电容的匹配性提出了较高要求，TOF阵列探测中各像素单元电容失配会导致探测失准。
[0005]提高阵列探测中TAC电路匹配的传统模拟域方法主要是引入反馈校准、开关以及大量逻辑电路对TAC电路中的电容、电流大小进行调整，但增加这些电路同时也会带来高功耗、高时延、像素单元填充因子下降等问题，同时大量前端电路的增加使得其与TDC电路相比优势不明显。

技术实现思路

[0006]为了解决基于时间幅度转换的TOF阵列探测模拟域补偿电路对探测值进行校准存在的校准精度不够、高功耗、高时延、像素单元填充因子下降等问题，本专利技术提出了一种在数字域进行校准的数字电路校准电路及其校准方法，在保证像素单元填充因子以及阵列集成度符合阵列探测要求的前提下，最大程度简化校准时序，减小电路面积，降低电路功耗、时延，显著提高校准精度。
[0007]为了达到上述目的，本专利技术是通过以下技术方案实现的：本专利技术是一种用于时间
‑
幅度转换的TOF阵列探测器的数字校准电路与方法，该数字校准电路包括：参数预设置模块、权重因子提取模块、权重因子校准模块。参数预设置模块输出端与权重因子提取模块输入端相连，权重因子提取模块输出端与权重因子校准输入端模块相连。参数预设置模块的外部输入信号包括外部时钟信号clk、复位信号rst_n、工作模式选择信号mode_select、延迟选择信号latency、设置窗口信号set_win、整数精度设置信号set_integer和小数精度设置信号set_decimal，所述的参数预设置模块的输出端向权
重因子提取模块输入延迟选择信号out_latency、整数精度确定信号out_integer及小数精度确定信号out_decimal。所述的权重因子提取模块的外部输入信号包括外部时钟信号clk、复位信号rst_n、工作模式选择信号mode_select、理想阈值信号threshold、模数转换信号adc_value以及输出到权重因子校准模块的整数结果信号result_integer、小数结果信号result_decimal以及模块完成信号done。所述的权重因子校准模块的输入信号包括外部时钟信号clk、复位信号rst_n、模数转换信号adc_value，所述的权重因子校准模块的输出端的整数结果信号integer_verify和小数结果信号decimal_verify连接到外部输出端。
[0008]参数预设置模块的功能是设置整个数字校准电路的精度以及性能，属于数字校准的准备阶段。外部输入的工作模式选择信号mode_select是使能信号，该信号为低电平时，参数预设置模块工作。外部输入时钟信号clk及复位信号rst_n确定整个数字校准电路的校准周期，使其更好的与整个阵列探测系统匹配工作。外部输入信号set_win是周期性的固定宽度的窗口信号，外部输入的延迟时间选择信号latency、整数精度设置信号set_integer和小数精度设置信号set_decimal在窗口信号set_win中通过时钟信号clk进行计数，数字校准电路中延迟时间选择信号latency直接决定了数字校准电路的面积与功耗，整数精度设置信号set_integer和小数精度设置信号set_decimal则可以决定数字校准电路的精度。由于这三路信号均由外部直接输入并能控制他们的频率，所以通过在窗口信号中计到的不同数值可以控制在不同阵列探测应用时所需的不同电路面积、功耗及精度。最终将计数得到的输出延迟选择信号out_latency、整数精度确定信号out_integer及小数精度确定信号out_decimal接至权重因子提取模块。
[0009]权重因子提取模块的功能是找到所有像素单元实际值与理想值之间的偏差，属于数字校准关键阶段。参数预设置模块输入权重因子提取模块的延迟选择信号out_latency、整数精度确定信号out_integer及小数精度确定信号out_decimal决定了整个数字校准电路的面积以及精度。外部输入时钟信号clk、复位信号rst_n、模式选择信号mode_select与参数预设置模块一致，时钟与复位信号使得权重因子提取模块在时序上与整个阵列探测系统模块匹配，同时只有在模式选择信号mode_select为高电平时，权重因子提取模块才会工作。权重因子提取模块工作后会根据时序进行一次线性回归，一次线性回归主要步骤为：正式阵列探测前使能各像素单元工作三次，通过模数转换信号adc_value将各像素单元三次不同的TAC电路实际输出值送入权重因子提取模块，拟合出各像素单元TAC电路满量程工作的实际电压值，使之具备TAC电路理想的高线性度特性，最终将其存储起来，至此一次线性回归结束。二次线性回归主要步骤为：在得到各像素单元满量程工作的实际电压值后，由于TAC电路的线性度高的特性，将外部输入的理想阈值信号threshold与各像素单元实际值做线性运算，在预置电路大小与精度的前提下得到各像素单元输出端整数结果信号result_integer和小数结果信号result_decimal两者组成的权重因子，并保存在存储电路中。至此，二次线性回归结束，权重因子提取模块工作完成的同时会在输出端产生一个模块完成信号done，高电平有效，用于使能权重因子校准模块工作。
[0010]权重因子校准模块的功能是在成功提取权重因子后，在正式阵列探测时，对每一个像素单元的探测值与其对应的权重因子进行线性运算，使之达到数字校准的目的。权重因子提取模块输入的模块完成信号done一旦变为高电平，权重因子校准模块开始工作。外部输入时钟信号clk、复位信号rst_n与权重因子提取模块一致，时钟与复位信号使得权重
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于时间
‑
幅度转换TOF探测器的数字校准电路，其特征在于：所述校准电路包括参数预设置模块、权重因子提取模块、权重因子校准模块，所述参数预设置模块输出端与所述权重因子提取模块输入端相连，所述权重因子提取模块输出端与所述权重因子校准输入端模块相连。2.根据权利要求1所述用于时间
‑
幅度转换TOF探测器的数字校准电路，其特征在于：所述权重因子校准模块的功能是找到所有像素单元实际值与理想值之间的偏差，所述权重因子提取模块的外部输入信号包括外部时钟信号clk、复位信号rst_n、工作模式选择信号mode_select、理想阈值信号threshold、模数转换信号adc_value以及输出到权重因子校准模块的整数结果信号result_integer、小数结果信号result_decimal以及模块完成信号done，外部时钟信号clk、复位信号rst_n、工作模式选择信号mode_select与所述所述参数预设置模块一致，外部时钟信号clk、复位信号rst_n使得所述权重因子校准模块在时序上与整个阵列探测系统模块匹配，在工作模式选择信号mode_select为高电平时，权重因子提取模块工作。3.根据权利要求2所述用于时间
‑
幅度转换TOF探测器的数字校准电路，其特征在于：权重因子提取模块后会根据时序进行一次线性回归和二次线性回归，所述一次线性回归具体为：正式阵列探测前使能各像素单元工作三次，通过模数转换信号adc_value将各像素单元三次不同的TAC电路实际输出值送入权重因子提取模块，拟合出各像素单元TAC电路满量程工作的实际电压值，使之具备TAC电路理想的高线性度特性，最终将其存储起来，至此一次线性回归结束，所述二次线性回归具体为：在得到各像素单元满量程工作的实际电压值后，由于TAC电路的线性度高的特性，将外部输入的理想阈值信号threshold与各像素单元实际值做线性运算，在预置电路大小与精度的前提下得到各像素单元输出端整数结果信号result_integer和小数结果信号result_decimal两者组成的权重因子，并保存在存储电路中，至此，二次线性回归结束，权重因子提取模块工作完成的同时会在输出端产生一个模块完成信号done，高电平有效，用于使能权重因子校准模块工作。4.根据权利要求3所述用于时间
‑
幅度转换TOF探测器的数字校准电路，其特征在于：所述权重因子校准模块的功能是在成功提取权重因子后，在正式阵列探测时，对每一个像素单元的探测值与其对应的权重因子进行线性运算，使之达到数字校准的目的，所述权重因子校准模块的输入信号包括外部时钟信号clk、复位信号rst_n、模数转换信号adc_value，所述权重因子校准模块的输出端的整数结果信号integer_verify和小数结果信号decimal_verify连接到外部输出端，所述权重因子提取模块输入的模块完成信号done一旦变为高电平，所述权重因子校准模块开始工作，所述权重因子校准模块的外部时钟信号clk、复位信号rst_n与所述权重因子提取模块一致，外部时钟信号clk和复位信号rst_n使得权重因子校准模块在时序上与整个阵列探测系统匹配，正式探...

【专利技术属性】
技术研发人员：陆皓琛，徐跃，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：