一种半导体芯片图像采集系统技术方案

本发明专利技术公开了一种半导体芯片图像采集系统；包括图像采集卡、二个PPMU子板和一个PCIE板组成，所述图像采集卡以XILINX的KintexUltraScale+系列中XCKU5P

【技术实现步骤摘要】
一种半导体芯片图像采集系统


[0001]本专利技术属于半导体
，具体涉及一种半导体芯片图像采集系统。

技术介绍

[0002]随着半导体技术的发展，高速图像芯片(例如tof芯片和cmos图像芯片)的分辨率越来越高，接口也开始定制化，而且由于产能的需求，需要多个芯片并行采集，这样就进一步加大了图像采集的困难。目前市场上主要痛点和难点：
[0003]接口不能满足，MIPI/LVDS/DVP三种接口，或者是客户自定义的LVDS接口；
[0004]速率要求达不到(4.8Gbps),目前除了少数进口设备可以达到，国内基本都达不到；
[0005]无PPMU单元(需要具有PPMU单元，进行芯片图像管脚的开短路测试)；
[0006]无激光驱动接口，无法驱动外界激光。

技术实现思路

[0007]本专利技术的目的在于提供一种半导体芯片图像采集系统，以解决上述
技术介绍
中提出的问题。
[0008]为实现上述目的，本专利技术提供如下技术方案：一种半导体芯片图像采集系统，包括图像采集卡、二个PPMU子板和一个PCIE板组成，所述图像采集卡以XILINX的KintexUltraScale+系列中XCKU5P
‑
2FFVD900I为核心，用于实现将外部MIPI/LVDS/DVP的数据缓存到DDR4后转发到SFP+光口；还包括使用2片XCKU5P
‑
2FFVD900IFPGA可将4路MIPI/LVDS/DVP转成4路SFP+光口，并通过光纤传输到PCIE卡，所述PCIE卡可将4路SFP+中收到的数据转发到PCIE接口，最终将数据送达PC机器，供用户实时使用；还包括使用三片xilinx的XC7A15T
‑
CSG324
‑
2系列FPGA芯片，其中二片所述FPGA芯片用于分别控制二个PPMU模块，另外一片所述FPGA芯片专门用于MIPI/LVDS/DVP接口切换到PPMU接口的控制。
[0009]优选的，所述FPGA芯片通过MIPI/LVDS接收图像输入信号，再通过所述FPGA芯片内部SRAM进行缓存，再通过所述DDRmemory保持图像数据，然后通过所述FPGA芯片控制将图像数据读出，并发给数据通路，所述数据通路通过光纤接入4个光口转所述PCIE板，所述PCIE板接入上位工作站。
[0010]优选的，所述MIPI转接板的图像传输速度为150MBps＝150*8Mbps＝1.2Gbps，所述DDR存储器采用64bit数据位宽，传输速度约为1.2G/64＝18.75Mbps，即时钟频率超过20M，或者选择位宽为32bit的所述DDR存储器，则时钟频率40M。
[0011]优选的，所述DDRmemory图像数据量为150MB＝150M*8＝1.2Gbit/s，所述MIPI转接板的图像传输速度设计为40Gbps，所述MIPI转接板使用40Gbps的光口图像模块。
[0012]优选的，所述FPGA芯片与所述MIPI转接板之间通过桥接芯片进行转接，将MIPI信号转化为LVDS信号，或者，所述FPGA芯片直接与所述MIPI转接板对接。
[0013]优选的，所述XCVU3P
‑
2FFVC1517芯片上电性连接有MIPIA接口和MIPIB接口，所述
XCVU3P
‑
2FFVC1517芯片通过中继与所述LVDS接口、所述MIPIA接口和所述MIPIB接口实现数据传输。
[0014]优选的，两组所述XCVU3P
‑
2FFVC1517芯片之间共同电性连接有PUM模块，两组所述XCVU3P
‑
2FFVC1517芯片上还分别电性连接有SPI/IIC/GPIO/UAR接口，所述ICLD板卡内还设有时钟模块。
[0015]优选的，所述DDR存储器的64bit需要占用6个bank，GTH的需求为2个，所述GTH的速率最大支持16.3Gb/s，满足10Gbps的需求，且Mipi的速率的UltraScale+系列最大可支持1.5Gbps的速率，满足1.2Gbps的需求。
[0016]优选的，所述LVDS在一个时钟内，每条数据线可以传输7bitdata，所述LVDS信号在进行处理过后从而获取芯片的图像数据。
[0017]优选的，还包括有系统电路框图，所述系统电路框图采用4线方式，具有反馈模式，通过DAC芯片，对加载在负载的电流和电压进行设置，采用远端测量实际电流电压的方式，跟所述DAC芯片的设置值进行对比，通过运算放大器，将差值加载到负载，达到补偿压降损耗，使得DAC的设置电流、电压和实际采样的远端电压电流一致。
[0018]与现有技术相比，本专利技术的有益效果是：
[0019]本系统完全满足三种接口，即MIPI、LVDS和DVP图像采集接口，并且支持客户自定义的LVDS接口；
[0020]本系统速率，4通道，图像速率达到4.8Gbps，达到国际先进水平；
[0021]本系统集成32路PPMU单元(每个PPMU子板为16路)，可以对芯片的图像管脚进行开短路测试；
[0022]本系统集成4路LVDS激光驱动接口，驱动频率可编程。
附图说明
[0023]图1为本专利技术的系统框图；
[0024]图2为本专利技术的二种FPGA的电源功率估算图；
[0025]图3为本专利技术的系统的power输入部分；
[0026]图4为本专利技术的5片FPGA的电源设计图；
[0027]图5为本专利技术的4路高速串行接口；
[0028]图6为本专利技术的四路光口的设计；
[0029]图7为本专利技术的4路MIPI D
‑
PHY的设计；
[0030]图8为本专利技术的4路LVDS的设计；
[0031]图9为本专利技术的LVDS的均衡设计；
[0032]图10为本专利技术的4路四路DVP接口；
[0033]图11为本专利技术的DVP接口缓冲设计；
[0034]图12为本专利技术的二片KUP芯片之间的SPI通讯设计；
[0035]图13为本专利技术的管脚切换的示意图；
[0036]图14为本专利技术的MIPI和LVDS信号实际切换的设计；
[0037]图15为本专利技术的DVP信号实际切换的设计；
[0038]图16为本专利技术的PPMU的示意图；
[0039]图17为本专利技术的PPMU一路电源的设计；
[0040]图18为本专利技术的PPMU子板的接口设计；
[0041]图19为本专利技术的其中一片A7 FPGA的配置设计；
[0042]图20为本专利技术的PPMU的driver设计。
具体实施方式
[0043]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片图像采集系统，其特征在于：包括图像采集卡、二个PPMU子板和一个PCIE板组成，所述图像采集卡以XILINX的KintexUltraScale+系列中XCKU5P
‑
2FFVD900I为核心，用于实现将外部MIPI/LVDS/DVP的数据缓存到DDR4后转发到SFP+光口；还包括使用2片XCKU5P
‑
2FFVD900IFPGA可将4路MIPI/LVDS/DVP转成4路SFP+光口，并通过光纤传输到PCIE卡，所述PCIE卡可将4路SFP+中收到的数据转发到PCIE接口，最终将数据送达PC机器，供用户实时使用；还包括使用三片xilinx的XC7A15T
‑
CSG324
‑
2系列FPGA芯片，其中二片所述FPGA芯片用于分别控制二个PPMU模块，另外一片所述FPGA芯片专门用于MIPI/LVDS/DVP接口切换到PPMU接口的控制。2.根据权利要求1所述的一种半导体芯片图像采集系统，其特征在于：所述FPGA芯片通过MIPI/LVDS接收图像输入信号，再通过所述FPGA芯片内部SRAM进行缓存，再通过所述DDRmemory保持图像数据，然后通过所述FPGA芯片控制将图像数据读出，并发给数据通路，所述数据通路通过光纤接入4个光口转所述PCIE板，所述PCIE板接入上位工作站。3.根据权利要求1所述的一种半导体芯片图像采集系统，其特征在于：所述MIPI转接板的图像传输速度为150MBps＝150*8Mbps＝1.2Gbps，所述DDR存储器采用64bit数据位宽，传输速度约为1.2G/64＝18.75Mbps，即时钟频率超过20M，或者选择位宽为32bit的所述DDR存储器，则时钟频率40M。4.根据权利要求2所述的一种半导体芯片图像采集系统，其特征在于：所述DDRmemory图像数据量为150MB＝150M*8＝1.2Gbit/s，所述MIPI转接板的图像传输速度设计为40Gbps，所述MIPI转接板使用40...

【专利技术属性】
技术研发人员：王丽国，冯龙，柴国占，
申请(专利权)人：深钛智能科技苏州有限公司，
类型：发明
国别省市：