一种X86智能型双BIOS系统技术方案

本实用新型专利技术提供一种X86智能型双BIOS系统，包括X86CPU，与X86CPU电连接的CPLD芯片，与CPLD芯片分别电连接的第一BIOSFlash芯片、第二BIOS Flash芯片、连接CPLD芯片与第一BIOS Flash芯片的CPLD CS0电路，连接CPLD芯片与第二BIOS Flash芯片的CPLDCS1电路，连接X86CPU本体与CPLD芯片的Reset电路，连接SPI控制器与CPLD芯片的SPI CS电路，连接I2C控制器与CPLD芯片的I2C电路和连接LPC控制器与CPLD芯片的LPC电路。本实用新型专利技术通过在X86系统主机板上加一颗CPLD芯片来控制选择主机系统在上电启动时使用哪一颗BIOS来引导主机系统，默认使用第一颗BIOS来引导主机系统，如果在系统上电后主机系统没有引导成功，CPLD就自动切换使用第二颗BIOS来引导主机系统，整个切换过程无需人工干预，并可以对两个BIOS单独升级，升级过程不会影响另外一个BIOS。会影响另外一个BIOS。会影响另外一个BIOS。

【技术实现步骤摘要】
一种X86智能型双BIOS系统


[0001]本技术涉及电数字数据处理
，具体涉及一种X86智能型双BIOS系统。

技术介绍

[0002]BIOS全称是Basic Input Output System，也叫“基本输入输出系统”，主要保存着主机最基本的输入输出程序和开机后的自检系统。它更像是主板的微型系统，负责主机开机启动的设置引导，当BIOS升级失败、受CIH病毒等破坏而造成主板BIOS系统数据丢失、损坏,从而导致计算机无法开机、导致无法进行硬件自检，不能启动、主机反复上电下电却没办法引导OS启动。除专业的维修厂家、技术人员外,一般计算机用户可能就无法予以解决了。但如果在主板上设计有两块BIOS芯片,当一块BIOS被破坏时启用另一块BIOS来进行硬件自检、引导OS。
[0003]目前双BIOS技术：
[0004](1)主备份BIOS技术
[0005]当主BIOS文件损坏或者出错时，副BIOS自动进行程序修复，或者通过主板上的主副BIOS开关直接进行切换，提高主机的安全性和使用稳定性，从而带来更好的体验。双BIOS技术，在主板上设计两个BIOS芯片，起到当一个BIOS被破坏时启用另一个BIOS，系统也可以正常工作的作用。
[0006]Dual BIOS的特色是在主板上设计两颗BIOS芯片。一颗主的BIOS，负责每一次的开机执行。第二颗作用就像是备份BIOS，通常内置出厂BIOS。当主BIOS文件损坏或者出错时，副BIOS自动进行程序修复，或者通过主板上的主副BIOS开关直接进行切换。
[0007](2)DieHardBIOS技术
[0008]“DieHardBIOS”技术，其实也是一种双BIOS，在使用一颗普通的FLASHROM芯片的基础上，更增加了一颗“非电可擦除”的EPROM作为后备芯片，并刻意在线路设计上让硬件不能对备份BIOS进行写入动作，所以无论病毒怎样厉害，也不能对这颗只能单向读出的BIOS进行破坏。在两颗BIOS当中，后备芯片只可读，不可写，出厂时已写入BIOS程式，作备份之用。主BIOS则作一般用途，可读可写，用户可在主BIOS上升级最新的BIOS程式，换言之病毒也有可能把它感染。当不幸被病毒感染时，用户可用Jumper设定用后备BIOS开机，然后再用升级程序修复主BIOS，让系统永远不会因BIOS升级错误或病毒感染而死机，对用户更有保障。当然，后备BIOS中的程序也是不可更新的，算是这项功能的“副作用”。
[0009](3)手动Jumper双BIOS技术
[0010]用手动(Jumper)切换、维修的方式替代了自动维护方式。第一颗BIOS是平常主板开机时使用的，而另外一颗BIOS，叫作“RESCUEROM”，万一第一颗BIOS因种种原因损坏，造成系统不开机时，只需要将BIOS下方的Jumper调整至“RESCUEROM”位置，系统就会以这颗急救的ROMBIOS开机，开机后，再将Jumper调整至原始位置，在不关机的情况下，运行BIOS升级程序，修复损坏的BIOS。方法原始且复杂。

技术实现思路

[0011]本技术是为了解决主备双BIOS一个BIOS只能作为备份BIOS的缺陷，通过在X86系统主机板上加一颗CPLD(complex programmable logic device)芯片来控制选择主机系统在上电启动时使用哪一颗BIOS来引导主机系统，默认的使用第一颗BIOS来引导主机系统，如果在系统上电后主机系统没有引导成功，CPLD就自动切换使用第二颗BIOS来引导主机系统，整个切换过程无需人工干预，并可以对两个BIOS单独升级，升级过程不会影响另外一个BIOS。
[0012]本技术提供一种X86智能型双BIOS系统，包括X86 CPU，与X86 CPU电连接的CPLD芯片，与CPLD芯片分别电连接的第一BIOS Flash芯片、第二BIOS Flash芯片，连接CPLD芯片与第一BIOS Flash芯片的CPLD CS0电路和连接CPLD芯片与第二BIOS Flash芯片的CPLD CS1电路；
[0013]CPLD芯片用于侦测到X86 CPU的上电信号后开启计时器并将X86CPU通过CPLD CS0电路与第一BIOS Flash芯片连通，X86 CPU用于与第一BIOS Flash芯片连通后向CPLD芯片发送第一BIOS Flash芯片已启动信号，CPLD芯片用于在时限内接收第一BIOS Flash芯片已启动信号；
[0014]CPLD芯片用于未在时限内接收到第一BIOS Flash芯片已启动信号时将X86 CPU通过CPLD CS1电路与第二BIOS Flash芯片连通。
[0015]本技术所述的一种X86智能型双BIOS系统，作为优选方式，CPLD芯片用于使X86 CPU与第二BIOS Flash芯片连通后发送Reset信号至X86 CPU并开启计时器，X86 CPU用于接收Reset信号后向CPLD芯片发送第二BIOS Flash芯片已启动信号，CPLD芯片用于在时限内接收第二BIOS Flash芯片已启动信号。
[0016]本技术所述的一种X86智能型双BIOS系统，作为优选方式，X86 CPU包括X86 CPU本体，设置在X86 CPU本体上的SPI控制器、I2C控制器和LPC控制器；
[0017]X86智能型双BIOS系统还包括连接X86 CPU本体与CPLD芯片的Reset电路、连接SPI控制器与CPLD芯片的SPI CS电路、连接I2C控制器与CPLD芯片的I2C电路和连接LPC控制器与CPLD芯片的LPC电路；
[0018]CPLD芯片通过Reset电路向X86 CPU本体发送Reset指令，X86 CPU通过SPI CS电路与CPLD CS0电路或CPLD CS电路连通，SPI控制器通过I2C电路向CPLD芯片发送第一BIOS Flash芯片已启动信号或第二BIOS Flash芯片已启动信号，LPC控制器通过LPC电路向CPLD芯片发送第一BIOS Flash芯片已启动信号或第二BIOS Flash芯片已启动信号。
[0019]本技术所述的一种X86智能型双BIOS系统，作为优选方式，还包括用于计时的SPI时钟数据电路。
[0020]本系统的控制逻辑如下：
[0021](1)计算机主机系统接上外部电源线后，CPLD芯片开始工作，CPLD芯片默认将X86 CPU的SPI CS(Chip Select)电路切换到CPLD CS0电路；
[0022](2)CPLD芯片一直侦测X86 CPU的上电信号，如果侦测到上电信号，CPLD芯片就开启一个定时器并转至步骤(3)；如果没有侦测到X86 CPU的上电信号，就一直重复步骤(2)；
[0023](3)在定时器到期之前CPLD芯片检测是否收到X86 CPU通过LPC电路或I2C电路发送来的BIOS Flash0芯片已经启动消息，如果收到则转至步骤(5)，否则执行步骤(4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种X86智能型双BIOS系统，其特征在于：包括X86 CPU(1)，与所述X86 CPU(1)电连接的CPLD芯片(2)，与所述CPLD芯片(2)分别电连接的第一BIOS Flash芯片(3)、第二BIOS Flash芯片(4)，连接所述CPLD芯片(2)与所述第一BIOS Flash芯片(3)的CPLD CS0电路(5)和连接所述CPLD芯片(2)与所述第二BIOS Flash芯片(4)的CPLD CS1电路(6)；所述X86 CPU(1)包括X86 CPU本体(1a)，设置在所述X86 CPU本体(1a)上的SPI控制器(1b)、I2C控制器(1c)和LPC控制器(1d)；X86智能型双BIOS系统还包括连接所述X86 CPU本体(1a)与所述CPLD芯片(2)的Reset电路(7)、连接所述SPI控制器(1b)与所述CPLD芯片(2)的SPI CS电路(8)、连接...

【专利技术属性】
技术研发人员：丁雁林，
申请(专利权)人：北京兴汉网际股份有限公司，
类型：新型
国别省市：