存储装置制造方法及图纸

本公开提供一种存储装置。根据本公开的实施方式的存储装置可以包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路配置成进行所述串的擦除操作；以及控制逻辑，所述控制逻辑配置成在所述擦除操作期间控制所述外围电路，使得在从时间一到稍后的时间二的第一时间段内以第一电压

【技术实现步骤摘要】
存储装置


[0001]本公开涉及一种电子装置，更具体地，涉及一种存储装置及操作该存储装置的方法。

技术介绍

[0002]储存装置是在诸如计算机或智能手机之类主机装置的控制下储存数据的装置。储存装置可以包括储存数据的存储装置和控制该存储装置的存储控制器。存储装置可以是易失性存储装置或非易失性存储装置。
[0003]易失性存储装置是仅在供电时储存数据并且在切断电源时丢失储存的数据的装置。易失性存储装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0004]非易失性存储装置是即使电源被切断也不会丢失数据的装置。非易失性存储装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪存等。

技术实现思路

[0005]本公开的实施方式提供一种能够改善选择晶体管和存储单元的特性降低的存储装置以及操作该存储装置的方法。
[0006]根据本公开的实施方式的一种存储装置可以包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路配置成进行所述串的擦除操作；以及控制逻辑，所述控制逻辑配置成在所述擦除操作期间控制所述外围电路，使得在包括时间一到稍后的时间二的第一时间段内增加施加至所述导电线的擦除电压的电压电平，在包括时间二到稍后的时间三的第二时间段内维持作为所述擦除电压施加的所述电压电平，在包括时间三到稍后的时间四的第三时间段内增加所施加的所述擦除电压的电压电平，并且在位于时间一到稍后的时间二之间的第四时间段内或位于时间三到稍后的时间四之间的第五时间段内使连接至所述选择晶体管的选择线浮置。
[0007]根据本公开的实施方式的一种存储装置可以包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路配置成进行所述串的擦除操作；以及控制逻辑，所述控制逻辑配置成在所述擦除操作期间控制所述外围电路，使得在从时间一到稍后的时间二的第一时间段内以第一电压
‑
时间斜率增加施加至所述导电线的擦除电压的电压电平，并且在从时间二到稍后的时间三的第二时间段内以第二电压
‑
时间斜率增加所述擦除电压的电压电平，其中，所述第二电压
‑
时间斜率大于所述第一电压
‑
时间斜率。
[0008]根据本公开的实施方式的一种存储装置可以包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路配置成进行所述串的擦除操作；以及控制逻辑，所述控制逻辑配置成在所述擦除操作期间控制所述外围电路，使得在从时间一到稍后的时间二的第一时间段内以第一电压
‑
时间斜率增
加施加至所述导电线的擦除电压的电压电平，从时间二到稍后的时间三的第二时间段内以第二电压
‑
时间斜率增加所述擦除电压的电压电平，并且在从所述时间三到稍后的时间四以第三电压
‑
时间斜率增加所述擦除电压的电压电平，其中，所述第一电压
‑
时间斜率和所述第三电压
‑
时间斜率中的每一者均大于所述第二电压
‑
时间斜率。
[0009]根据本公开的实施方式的存储装置的操作方法可以包括：从第一时间点到晚于第一时间点的第二时间点增加施加至导电线的擦除电压的电压电平；从第二时间点到晚于第二时间点的第三时间点维持施加至导电线的擦除电压的电压电平；从第三时间点到晚于第三时间点的第四时间点增加施加至导电线的擦除电压的电压电平；以及在晚于第一时间点而早于第二时间点的第五时间点或晚于第三时间点而早于第四时间点的第六时间点使连接至选择晶体管的选择线浮置。
[0010]根据本公开的实施方式的存储装置的操作方法可以包括：从第一时间点到晚于第一时间点的第二时间点以第一斜率增加施加至导电线的擦除电压的电压电平；以及在从第二时间点到晚于第二时间点的第三时间点以第二斜率增加施加至导电线的擦除电压的电压电平，并且第二斜率可以大于第一斜率。
[0011]根据本公开的实施方式的存储装置的操作方法可以包括：从第一时间点到晚于第一时间点的第二时间点以第一斜率增加施加至导电线的擦除电压的电压电平；从第二时间点到晚于第二时间点的第三时间点以第二斜率增加施加至导电线的擦除电压的电压电平；以及从第三时间点到晚于第三时间点的第四时间点以第三斜率增加施加至导电线的擦除电压的电压电平，并且第一斜率和第三斜率中的每一者均可以大于第二斜率。
[0012]本技术提供一种能够改善选择晶体管和存储单元的特性降低的存储装置。
附图说明
[0013]图1是示出根据本公开的实施方式的储存装置的配置的框图。
[0014]图2是示出图1的存储装置的结构的框图。
[0015]图3是示出图2的控制逻辑的结构的框图。
[0016]图4是示出图2的存储块中的任一者的结构的图。
[0017]图5是示出根据本公开的实施实施方式的存储装置的擦除操作的一组图。
[0018]图6是示出根据本公开的实施方式的存储装置的擦除操作的一组图。
[0019]图7是示出根据本公开的实施方式的存储装置的擦除操作的一组图。
[0020]图8是示出根据本公开的实施方式的存储装置的擦除操作的一组图。
[0021]图9是示出根据本公开的实施方式的存储装置的擦除操作的一组图。
[0022]图10是示出根据本公开的实施方式的存储装置的擦除操作的一组图。
[0023]图11是示出可以应用根据本公开的实施方式的储存装置的存储卡系统的框图。
[0024]图12是示出可以应用根据本公开的实施方式的储存装置的固态驱动器(SSD)系统的框图。
[0025]图13是示出可以应用根据本公开的实施方式的储存装置的用户系统的框图。
具体实施方式
[0026]根据本说明书或本申请中公开的概念的实施方式的具体结构或功能描述仅用于
描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可以以各种形式实施，并且描述不限于本说明书或本申请中描述的实施方式。
[0027]下文中，将参考附图描述本公开的实施方式，以便本领域的技术人员可以容易地实施本公开的技术精神。
[0028]图1是示出根据本公开的实施方式的储存装置的配置的框图。
[0029]参考图1，储存装置50可以包括存储装置100和存储控制器200。储存装置50可以是在诸如手机、智能手机、MP3播放器、笔记本电脑、台式电脑、游戏机、电视、平板电脑或车载信息娱乐系统之类的主机300的控制下储存数据的装置。
[0030]储存装置50可以根据作为与主机300的通信方法的主机接口制造成各种类型的储存装置之一。例如，储存装置50可以配置成各种类型的储存装置中的任一种，例如：SSD；MMC、eMMC本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，所述存储装置包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路进行所述串的擦除操作；以及控制逻辑，所述控制逻辑在所述擦除操作期间控制所述外围电路，使得在包括时间一到稍后的时间二的第一时间段内增加施加至所述导电线的擦除电压的电压电平，在包括时间二到稍后的时间三的第二时间段内维持作为所述擦除电压施加的所述电压电平，在包括时间三到稍后的时间四的第三时间段内增加所施加的所述擦除电压的电压电平，并且在位于时间一到稍后的时间二之间的第四时间段内或位于时间三到稍后的时间四之间的第五时间段内使连接至所述选择晶体管的选择线浮置。2.根据权利要求1所述的存储装置，其中，所述控制逻辑控制所述外围电路在所述第四时间段的开始处使所述选择线浮置。3.根据权利要求2所述的存储装置，其中，所述控制逻辑控制所述外围电路从时间一到所述第四时间段的开始对所述选择线施加初始电压。4.根据权利要求3所述的存储装置，其中，所述初始电压为0V。5.根据权利要求1所述的存储装置，其中，所述控制逻辑控制所述外围电路在所述第五时间段的开始处使所述选择线浮置。6.根据权利要求1所述的存储装置，其中，所述控制逻辑控制所述外围电路，使得从所述时间一到所述时间四对连接至所述存储单元的字线施加0V电压。7.根据权利要求1所述的存储装置，其中，所述导电线是源极线，并且所述选择线是源极选择线。8.一种存储装置，所述存储装置包括：串，所述串包括多个存储单元以及连接在导电线和所述多个存储单元之间的选择晶体管；外围电路，所述外围电路进行所述串的擦除操作；以及控制逻辑，所述控制逻辑在所述擦除操作期间控制所述外围电路，使得在从时间一到稍后的时间二的第一时间段内以第一电压
‑
时间斜率增加施加至所述导电线的擦除电压的电压电平，并且在从时间二到稍后的时间三的第二时间段内以第二电压
‑
时间斜率增加所述擦除电压的电压电平，其中，所述第二电压
‑
时间斜率大于所述第一电压
‑
时间斜率。9.根据权利要求8所述的存储装置，其中，所述控制逻辑控制所述外围电路在晚于所述时间一而早于所述时间二的时间四使连接至所述选择晶体管的选择线浮置。10.根据权利要求9所述的存储装置，其中，所述控制逻辑控制所述外围电路从所述时间一到所述时间四对所述选择线施加初始电压。11.根...

【专利技术属性】
技术研发人员：朴声珠，李根雨，林仁根，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：