具有测试功能的存储器及其测试方法技术

本发明专利技术提供一种具有测试功能的存储器及其测试方法。存储器包含：存储器阵列，具有存储器单元、分成偶数群组及奇数群组的输入缓冲器以及分成偶数群组及奇数群组的输出缓冲器；至少两个数据输入接垫，分别地经由偶数输入缓冲器及奇数输入缓冲器将测试数据提供至存储器单元；第一逻辑门及第二逻辑门，分别地对偶数输出缓冲器及奇数输出缓冲器的输出执行第一逻辑操作；第三逻辑门，对第一逻辑门及第二逻辑门的输出执行第二逻辑操作；以及至少一个数据输出接垫，耦接至用于提供存储器单元的测试结果的第三逻辑门的输出。结果的第三逻辑门的输出。结果的第三逻辑门的输出。

【技术实现步骤摘要】
具有测试功能的存储器及其测试方法


[0001]本专利技术涉及一种存储器，且特别涉及一种具有测试功能的存储器及其测试方法。

技术介绍

[0002]随着半导体存储器进展的发展，I/O端口的数目显著增加。所谓的极多I/O(hyper multi
‑
I/O，例如512I/O、1024I/O)存储器，例如DRAM，其可具有较大数目(诸如512、1024或更多)的I/O端口。此类存储器是在芯片上的逻辑与存储器之间实现极高带宽的非常有效解决方案。
[0003]然而，另一方面，测试极多I/O DRAM是极困难的，这是因为自动测试设备(Automatic Test Equipment；ATE)通常具有有限的I/O驱动器
‑
比较器资源，且探针卡也是只具有有限的探针资源。就在同一晶粒上的DRAM及逻辑区而言，通常不存在用于I/O的其他接垫(pad)，因此放置过多用于测试的接垫并不现实。
[0004]因此，测试极多I/O DRAM及修复有缺陷的存储器单元对于提高良率是非常重要的。需要开发一种存储器构成及能够减少用于测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有测试功能的存储器，包括：存储器阵列，具有存储器单元及多个输入缓冲器以及多个输出缓冲器，其中所述多个输入缓冲器分成偶数输入缓冲器及奇数输入缓冲器，且所述多个输出缓冲器分成偶数输出缓冲器及奇数输出缓冲器；至少两个数据输入接垫，在测试写入模式下分别地经由所述偶数输入缓冲器及所述奇数输入缓冲器将测试数据提供至所述存储器单元；第一逻辑门，在测试读取模式下对所述偶数输出缓冲器的输出执行第一逻辑操作；第二逻辑门，在所述测试读取模式下对所述奇数输出缓冲器的输出执行所述第一逻辑操作；及第三逻辑门，对所述第一逻辑门及所述第二逻辑门的输出执行第二逻辑操作；以及至少一个数据输出接垫，耦接至用于提供所述存储器单元的测试结果的所述第三逻辑门的输出。2.如权利要求1所述的具有测试功能的存储器，其中所述第一逻辑门及所述第二逻辑门为异或(XOR)门，且所述第三逻辑门为或非(NOR)门。3.如权利要求1所述的具有测试功能的存储器，其中所述存储器阵列还包括多个子阵列，设置成矩阵形式的，及所述多个子阵列中的每一个包括多条位线，所述多条位线分成多条偶数位线及多条奇数位线，所述偶数位线与所述奇数位线彼此交错，以及来自所述偶数输入缓冲器的所述测试数据经由所述偶数位线写入至所述存储器单元中，且来自所述奇数输入缓冲器的所述测试数据经由所述奇数位线写入至所述存储器单元中。4.如权利要求3所述的具有测试功能的存储器，其中所述多个子阵列中的每一个还包括：第一组局部I/O线，经由相应感测放大器连接至所述偶数位线；第二组局部I/O线，经由相应感测放大器连接至所述奇数位线；以及一组主I/O线，与所述第一组局部I/O线及所述第二组局部I/O线相交。5.如权利要求4所述的具有测试功能的存储器，其中所述一组主I/O线的数目等于所述第一组局部I/O线及所述第二组局部I/O线的数目。6.如权利要求3所述的具有测试功能的存储器，其中所述多个子阵列中的每一个还包括用于替换所述子阵列中的有缺陷的位线的预定数目的备用位线。7.如权利要求6所述的具有测试功能的存储器，一旦检测到所述子阵列中的所述有缺陷的位线，则用所述位线替换所有所述预定数目的备用位线。8.如权利要求1所述的具有测试功能的存储器，其中所述存储器为极多I/O半导体存储器。9.如权利要求8所述的具有测试功能的存...

【专利技术属性】
技术研发人员：小西康弘，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：