阵列基板、制作方法和显示面板技术

本申请适用于显示技术领域，提供了一种阵列基板、制作方法和显示面板，该阵列基板包括衬底基板、设于所述衬底基板上的栅极、设于所述栅极上的栅极绝缘层、设于所述栅极绝缘层上有源层以及设于所述有源层上源极和漏极，栅极绝缘层包括平坦部分和第一部分，所述第一部分与所述平坦部分的厚度不同；有源层覆盖所述第一部分，源极覆盖所述第一部分；在保证源极与栅极之间小的正对面积的基础上，使得源极与有源层之间有大的接触面积，在保证源极与栅极之间小的寄生电容的基础上提高对像素电容的充电率，改善对像素电容的充电效果，减小TFT的面积，提高开口率。具有该阵列基板的显示面板，其源极与栅极之间的寄生电容小，对像素电容的充电率高。电率高。电率高。

【技术实现步骤摘要】
阵列基板、制作方法和显示面板


[0001]本申请涉及显示
，特别涉及一种阵列基板、制作方法和显示面板。

技术介绍

[0002]薄膜晶体管(Thin Film Transistor，TFT)适于在玻璃及塑料薄膜上实现大面积制备，在平板显示领域大展身手，几乎所有的显示面板都采用TFT作为有源矩阵驱动的电子器件。
[0003]TFT的基本构成部件包括栅极、栅极绝缘层、半导体有源层、源电极、漏电极。在显示面板中，为保证TFT对像素进行充电时达到较高的充电率，需保证TFT处于打开阶段具有较大的开态电流(Ion)，增加源极与漏极的面积有利于增加薄膜晶体管的开态电流，但同时也会导致源/漏极与栅极之间的寄生电容(Cgs、Cgd)的增加，反而影响对像素的充电效果。

技术实现思路

[0004]本申请实施例的目的在于提供一种阵列基板，旨在解决现有的显示面板中TFT的提高开态电流与降低寄生电容无法兼顾的技术问题。
[0005]本申请实施例是这样实现的，一种阵列基板，包括：
[0006]衬底基板；
[0007]设于所述衬底基板上的栅极；
[0008]设于所述栅极上的栅极绝缘层，所述栅极绝缘层包括平坦部分和第一部分，所述第一部分与所述平坦部分的厚度不同；
[0009]有源层，设于所述栅极绝缘层上并覆盖所述第一部分；以及
[0010]源极和漏极，设于所述有源层上，所述源极覆盖所述第一部分。
[0011]在一个实施例中，所述第一部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。
[0012]在一个实施例中，所述栅极绝缘层还包括第二部分，所述第二部分与所述平坦部分的厚度不同；所述有源层还覆盖所述第二部分；所述漏极覆盖所述第二部分。
[0013]在一个实施例中，所述第二部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。
[0014]在一个实施例中，所述有源层的厚度为300埃～3000埃；所述源极和所述漏极的厚度为2000埃～6000埃。
[0015]在一个实施例中，所述平坦部分的厚度为2000埃～6000埃。
[0016]在一个实施例中，所述第一部分和第二部分的厚度均小于所述平坦部分的厚度；或者，所述第一部分和第二部分的厚度均大于所述平坦部分的厚度。
[0017]本申请实施例的另一目的在于提供一种阵列基板的制作方法，包括：
[0018]提供衬底基板，并在所述衬底基板上形成栅极；
[0019]在所述栅极上形成栅极绝缘层，所述栅极绝缘层包括平坦部分和第一部分，所述
第一部分与所述平坦部分的厚度不同；
[0020]在所述栅极绝缘层上形成有源层，所述有源层覆盖所述第一部分；
[0021]在所述有源层上形成源极和漏极，所述源极覆盖所述第一部分。
[0022]在一个实施例中，所述栅极绝缘层还包括第二部分，所述第二部分与所述平坦部分的厚度不同；所述有源层还覆盖所述第二部分；所述漏极覆盖所述第二部分。
[0023]本申请实施例的又一目的在于提供一种显示面板，包括上述各实施例所说的阵列基板、与所述阵列基板间隔相对的彩膜基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。
[0024]本申请实施例提供的阵列基板和显示面板，其有益效果在于：
[0025]本申请实施例提供的阵列基板，其栅极绝缘层上的一部分相对于平坦部分形成厚区或薄区，有源层和源极均覆盖该厚区或薄区，能够在保证源极与栅极之间小的正对面积的基础上，使得源极与有源层之间有大的接触面积，如此，能够在保证源极与栅极之间小的寄生电容的基础上提高对像素电容的充电率，改善对像素电容的充电效果，反过来，在保证同等充电效果的基础上，该TFT的尺寸可以设计的更小，因而，还有利于减小TFT在阵列基板上占据的面积，提高开口率。具有该阵列基板的显示面板，其源极与栅极之间的寄生电容小，对像素电容的充电率高。
附图说明
[0026]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是本申请实施例一提供的阵列基板的部分结构平面示意图；
[0028]图2是图1中沿A
‑
A处的一种剖面图；
[0029]图3是图1中沿A
‑
A处的另一种剖面图；
[0030]图4是本申请实施例提供的阵列基板的制作方法的流程图；
[0031]图5是本申请实施例提供的阵列基板的制作方法中步骤S1形成的结构的示意图；
[0032]图6是本申请实施例提供的阵列基板的制作方法中步骤S2中步骤S21形成的结构的示意图；
[0033]图7是本申请实施例提供的阵列基板的制作方法中步骤S2中步骤S22形成的结构的示意图；
[0034]图8是本申请实施例提供的阵列基板的制作方法中步骤S2中步骤S23形成的结构的示意图；
[0035]图9是本申请实施例提供的阵列基板的制作方法中步骤S2中步骤S24形成的结构的示意图；
[0036]图10是本申请实施例提供的阵列基板的制作方法中步骤S3形成的结构的示意图；
[0037]图11是本申请实施例提供的阵列基板的制作方法中步骤S4形成的结构的示意图；
[0038]图12是本申请实施例提供的阵列基板的制作方法中步骤S5形成的结构的示意图；
[0039]图13是本申请实施例提供的显示面板的结构示意图。
[0040]图中标记的含义为：
[0041]400
‑
显示面板，300
‑
彩膜基板，200
‑
液晶层；
[0042]100
‑
阵列基板；
[0043]10
‑
衬底基板；
[0044]11
‑
栅极；
[0045]12
‑
栅极绝缘层，120
‑
平坦部分，121
‑
第一部分，122
‑
第二部分；
[0046]127
‑
栅极绝缘材料层，128
‑
光阻图案，129
‑
凹槽；
[0047]13
‑
有源层，131
‑
半导体层，132
‑
欧姆接触层；
[0048]14
‑
源极，15
‑
漏极；
[0049]16
‑
钝化层。
具体实施方式
[0050]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；设于所述衬底基板上的栅极；设于所述栅极上的栅极绝缘层，所述栅极绝缘层包括平坦部分和第一部分，所述第一部分与所述平坦部分的厚度不同；有源层，设于所述栅极绝缘层上并覆盖所述第一部分；以及源极和漏极，设于所述有源层上，所述源极覆盖所述第一部分。2.如权利要求1所述的阵列基板，其特征在于，所述第一部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。3.如权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层还包括第二部分，所述第二部分与所述平坦部分的厚度不同；所述有源层还覆盖所述第二部分；所述漏极覆盖所述第二部分。4.如权利要求3所述的阵列基板，其特征在于，所述第二部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。5.如权利要求1至4中任一项所述的阵列基板，其特征在于，所述有源层的厚度为300埃～3000埃；所述源极和所述漏极的厚度为2000埃～6000埃。6.如权利要求1至4中任一项所述的阵列基板，...

【专利技术属性】
技术研发人员：鲜济遥，周佑联，许哲豪，郑浩旋，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：