SIP封装组件及其封装方法、制作方法技术

本发明专利技术公开了一种SIP封装组件及其封装方法、制作方法，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域；其中，任意两个屏蔽层区域之间为间隔区域。本申请通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。从而达到保护特定器件和电路的效果。从而达到保护特定器件和电路的效果。

【技术实现步骤摘要】
SIP封装组件及其封装方法、制作方法


[0001]本专利技术属于系统级封装
，特别涉及一种SIP封装组件及其封装方法、制作方法。

技术介绍

[0002]在传统的封装或模组产品中，采用EMI Coating的形式达到屏蔽电磁干扰的目的，但是其在低频低功率情况下是可行的，当封装体内存在PA单元(功率放大单元)的情况下，由于EMI Coating表面连续，不能在电性上独立，屏蔽体反而成为了高频高功率噪声的介质，影响周边器件正常工作。
[0003]亦或者，通过Metal CAN(金属盖工艺)的形式达到屏蔽电磁干扰的目的，但是由于其采用的是整个覆盖的方式，随着堆叠结构的增多，整个封装组件的尺寸会因为屏蔽盖的原因而变的更大，不符合未来封装发展的需求，且其同样还是存在屏蔽体不能在电性上独立的问题。
[0004]亦或者，对贴装后的电路板进行塑封后形成一个整体塑封体，对于电路基板上相互干扰的电子元器件，在二者之间的路线上生成切割道，基于切割道对整体塑封体进行贯穿切割，以得到2个及以上的分离塑封体，然后再进行屏蔽层喷涂，利用分离塑封体之间的间隔实现屏蔽体的中断。上述方法中，一方面，对于小型芯片来说，由于需要在基板的对应位置留有余地以用于形成切割道，那么相应的会占用基板的空间，并不适用小型化的需求，另一方面，对于大型芯片来说，在确定芯片之间或者区域之间的干扰时，间隔路径很有可能落在某一个元件或某一个完整的区域上，那么不可能对元件或完整区域进行切割。

技术实现思路

[0005]本专利技术要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种SIP封装组件及其封装方法、制作方法。
[0006]本专利技术是通过下述技术方案来解决上述技术问题：
[0007]一种SIP封装组件，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域；
[0008]其中，任意两个屏蔽层区域之间为间隔区域。
[0009]较佳地，所述封装组件包括基板，所述基板上设有至少两个器件；
[0010]所述间隔区域的位置与所述基板上的第一区域相对应；
[0011]所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域。
[0012]较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件；
[0013]所述间隔区域的位置与所述基板上的第二区域相对应；
[0014]所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
[0015]一种SIP封装组件的封装方法，所述封装方法包括：
[0016]在所述封装组件的塑封体的一体外表面生成至少两个屏蔽层区域；
[0017]其中，任意两个屏蔽层区域之间为间隔区域。
[0018]较佳地，所述封装组件包括基板，所述基板上设有至少两个器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
[0019]确定所述基板上的第一区域，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域；
[0020]基于所述第一区域确定所述间隔区域的位置。
[0021]较佳地，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：
[0022]确定所述基板上的第二区域，所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域；
[0023]基于所述第二区域确定所述间隔区域的位置。
[0024]一种SIP封装组件的制作方法，所述制作方法包括：
[0025]在所述封装组件的外表面放置一模具；
[0026]基于EMI Coating在包含所述模具的封装组件的塑封体的一体外表面生成屏蔽层；
[0027]移除所述模具，以得到间隔区域和至少两个屏蔽层区域，所述模具放置的位置为所述间隔区域的位置。
[0028]较佳地，还包括：
[0029]提供一基板；
[0030]在所述基板的表面安装至少两个器件；
[0031]对所述基板进行塑封操作得到所述封装组件；
[0032]基于所述基板上的第一区域的位置制作所述模具，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，基于所述基板上的第二区域的位置制作所述模具，所述第二区域包括所述至少两个器件中干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。
[0033]一种SIP封装组件的制作方法，所述制作方法包括：
[0034]基于EMI Coating在所述封装组件的塑封体的一体外表面生成屏蔽层；
[0035]基于激光蚀刻工艺在所述屏蔽层上蚀刻得到间隔区域，并得到至少两个屏蔽层区域，任意两个屏蔽层区域之间为间隔区域。
[0036]较佳地，还包括：
[0037]提供一基板；
[0038]在所述基板的表面安装至少两个器件；
[0039]对所述基板进行塑封操作得到所述封装组件；
[0040]其中，所述间隔区域的位置基于所述基板上的第一区域的位置确定，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域，或，所述间隔区域的位置基于基于所述基板上的第二区域的位置确定，所述第二区域包括所述至少两个器件中干扰源器
件和对应的被干扰器件在所述基板上的安装位置之间的区域。
[0041]本专利技术的积极进步效果在于：通过塑封体的一体外表面的屏蔽层的划分，避免屏蔽体成为高频高功率噪声的介质，影响周边器件正常工作，也即实现了各个屏蔽区域内的噪声信号不互相干扰，从而达到保护特定器件和电路的效果。
附图说明
[0042]图1为本专利技术实施例1的SIP封装组件的外表面屏蔽层区域的示意图。
[0043]图2为本专利技术实施例2的SIP封装组件的剖面结构示意图。
[0044]图3为本专利技术实施例2的SIP封装组件的外表面屏蔽层区域的示意图。
[0045]图4为本专利技术实施例3的SIP封装组件的剖面结构示意图。
[0046]图5为本专利技术实施例3的SIP封装组件的外表面屏蔽层区域的示意图。
[0047]图6为本专利技术实施例4的SIP封装组件的封装方法的流程图。
[0048]图7为本专利技术实施例5的SIP封装组件的封装方法的流程图。
[0049]图8为本专利技术实施例6的SIP封装组件的制作方法的流程图。
[0050]图9为本专利技术实施例7的SIP封装组件的制作方法的流程图。
具体实施方式
[0051]下面通过实施例的方式进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。
[0052]实施例1
[0053]一种SIP封装组件，如图1所述，所述封装组件的塑封体的一体外表面包括至少两个屏蔽层区域2；需要说明的是，本实施例的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SIP封装组件，其特征在于，所述封装组件的塑封体的一体外表面形成有至少两个屏蔽层区域；其中，任意两个屏蔽层区域之间为间隔区域。2.如权利要求1所述的SIP封装组件，其特征在于，所述封装组件包括基板，所述基板上设有至少两个器件；所述间隔区域的位置与所述基板上的第一区域相对应；所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域。3.如权利要求1所述的SIP封装组件，其特征在于，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件；所述间隔区域的位置与所述基板上的第二区域相对应；所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区域。4.一种SIP封装组件的封装方法，其特征在于，所述封装方法包括：在所述封装组件的塑封体的一体外表面生成至少两个屏蔽层区域；其中，任意两个屏蔽层区域之间为间隔区域。5.如权利要求4所述的SIP组件的封装方法，其特征在于，所述封装组件包括基板，所述基板上设有至少两个器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：确定所述基板上的第一区域，所述第一区域包括任意两个器件在所述基板上的安装位置之间的区域；基于所述第一区域确定所述间隔区域的位置。6.如权利要求4所述的SIP组件的封装方法，其特征在于，所述封装组件包括基板，所述基板上设有至少一个干扰源器件和至少一个与所述干扰源器件对应的被干扰器件，所述在所述封装组件的外表面生成至少两个屏蔽层区域的步骤之前，所述封装方法包括：确定所述基板上的第二区域，所述第二区域包括干扰源器件和对应的被干扰器件在所述基板上的安装位置之间的区...

【专利技术属性】
技术研发人员：姚力，尹红成，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：